JPH03261A - サーマルヘッド駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、複数の発熱抵抗体を有し、その発熱抵抗体
に通電することにより印字を行うサーマルヘッドに係り
、主にファクンミリやプリンタなどに使珀される。

（ロ）従来の技術 従来この種の駆動装置においては、第８図に示すように
、例えば２０４８個の発熱抵抗体Ｒ１−Ｒ２０４８の各
２個の一端を印字データによって開閉するスイッチング
素子Ｑｌ−Ｑ１０２４の各々に接続するとともに、他端
をそれぞれ２つの共通電極Ｃ１゜Ｃ２に分けて接続して
いる。そして、切換回路ＳＷｔとＳＷ２へ交互にアクテ
ィブと非アクティブに変化するストローブ信号ＳＬ、Ｓ
２とその反転信号ＳＬ、Ｓ２を印加し、それによって共
通電極Ｃ１，Ｃ２の電圧レベルを交互に駆動電圧Ｅと接
地電位０に切換えて時分割駆動するようにしている。

（ハ）発明が解決しようとする課題 しかしながら、従来のこのような駆動装置においては、
ストローブ信号が非アクティブの時に非駆動状態の発熱
抵抗体に駆動電圧の半分が印加されて駆動時のエネルギ
ーの１７４が消費されるため、サーマルヘッド全体の消
費電力が大きく、また、印加時間によっては非駆動状態
の発熱抵抗体の発生する熱によって感熱紙が発色すると
いう問題がある。

この発明はこのような事情を考慮してなされたもので、
消費電力を低減すると共に確実で鮮明な印字を行うこと
が可能なサーマルヘッド駆動装置を提供するものである
。

（ニ）課題を解決するための手段 この発明は、発熱抵抗体を褒敗個備えると共に、印字デ
ータに対応して作動する駆動素子を各２個の発熱抵抗体
に対して各１個備え、各２個の発熱抵抗体の一端を共通
に１個の駆動素子の出力に接続して各他端をそれぞれ２
本の共通電極に分けて接続し、その２本の共通電極に駆
動電源から駆動電圧を交互に印加して発熱抵抗体を時分
割駆動するように構成したサーマルヘッド駆動装置にお
いて、２本の共通電極と複数の発熱抵抗体と駆動素子と
の組み合わせを複数のブロックに分割し、かつ、各ブロ
ックを１つづつ順番に駆動するための時分割駆動信号を
周期的に出力する信号発生手段と、時分割駆動信号を受
けて駆動電源からの駆動電圧を時分割駆動信号に対応す
るブロックのみに供給する電圧切損手段を備えたことを
特徴とするサーマルヘッド駆動装置である。

（ホ）作用 １つの時分割駆動信号に対して１つのブロックの共通電
極のみに駆動電圧力く印加され、他のブロックの共通電
極には全く駆動電圧が印加されないため、池のブロック
の発熱抵抗体には全く電力が消費されない。従って非駆
動状態の発熱抵抗体への通電時間が短縮され、消費電力
が節減されると共に鮮明な印字が得られる。

（へ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。これによってこの発明が限定されるものではない。

第１図はこの発明の一実施例を示すブロック図、第２図
及び第３図は第１図の要部電気回路図である。これらの
図において、Ｒ１〜Ｒ２０４１３はサーマルヘッドに配
列された印字用の発熱抵抗体、Ｃｔ〜Ｃ８は共通電極、
ＤＩ−Ｄ４は駆動回路であり、これらはそれぞれ４つの
ブロックＢ１−８４に分割されている。また、ＰＳは発
熱抵抗体Ｒ１−Ｒ２０４８に駆動電圧ＶＨを供給する電
源、ＳＴＢはストローブ信号５ＴＢＩ−ＳＴＢ４を出力
するストローブ信号発生回路、＋Ｌ１〜ａ４はストロー
ブ信号変換回路、ｂｌ−ｂ４は共通電極切換回路である
。駆動回路ＤＩは第３図に示すように４つの６４ビット
ドライバーＤＲＩ−ＤＲ４からなり、６４ビツトドライ
バーＤＲＩは第４図に示すようなロジック回路を備えて
いる。なお、駆動回路Ｄ２〜Ｄ４は駆動回路ＤＩと同等
に構成され、６４ビツトドライバーＤＲ２〜ＤＲＡも６
４ビツトドライ／（−ＤＲＩと同等に構成されている。

ブロックＢ１−８４にそれぞれ設けられた２本の共通電
極Ｃ１とＣ２〜Ｃ７とＣ８に各ブロックの奇数番目の発
熱抵抗体の一端と偶数番目の発熱抵抗体の一端とが分け
て接続され、発熱抵抗体の各他端は駆動回路ＤＩ−０４
に接続されている。つまり、ブロックＢｌについて言え
ば、共通電極Ｃｔに発熱抵抗体Ｒ１，Ｒ３・・・・・・
Ｒ５１１の一端が接続され、共通電極Ｃ２には発熱抵抗
体Ｒ２，Ｒ４・・・・・・Ｒ５１２の一端が接続され、
更に発熱抵抗体Ｒ【とＲ２Ｒ３とＲ４・・・・・・Ｒ５
１１とＲ５１２の他端がぞれぞれ組合わされて６４ビッ
トドライバーＤＲＩ−ＤＲ４の各インバータＮにそれぞ
れ接続されている。そして、共通電極ＣＩと０２は共通
電極切換回路ｂ１に、共通電極Ｃ３とＣ４は共通電極切
換回路ｂ２に、共通１ｉ極Ｃ５とＣ６は共通電極切換回
路ｂ３に、共通電極Ｃ７とＣ８は共Ｘｌｌ電極切換回路
ｂ４にそれぞれ接続されている。

第２図はストローブ信号変換回路（以下変換回路という
）ａｌ及び共通１ｉ極切換回路（以下切換回路という）
ｂｌの基本構成の詳細を示すが、変換回路ａ２〜ａ４及
び切換回路ｂ２〜ｂ４も変換回路ａ１及び切換回路ｂｉ
とそれぞれ同等の構成を有している切換回路ｂ１はトラ
ンジスタＱ　ｌａ。

Ｑ　ｌａ、　Ｑ　ｌｂ、　Ｑ　ｌｂからなる切換回路と
トランジスタＱ２ａ　　Ｑ２ａ、　Ｑ２ｂ、　Ｑπから
なる切換回路によって構成され、変換ａ１から入力され
る信号ＳｔＩ　　Ｓｌｌ、Ｓ２１．Ｓ２１によって駆動
され、共通電極Ｃ１，Ｃ２へ印加する駆動電圧を切換え
る。第２図に示す回路１冒こおいてストローブ信号発生
回路ＳＴＢからストローブ信号５ＴＢＩが入力されると
、ストローブ信号５ＴＢＩはインバータｔＣによって反
転された後、抵抗Ｒとコンデンサにより積分され、第４
図のタイムチャートに示すように信号ａとなり、この信
号ａがバッファｌに人力されてバッファｌのスレッショ
ールド電圧により整形され、信号ＳＴＢ　１より時間Ｔ
ｄだけ遅れた信号すとなる。信号すとストローブ信号Ｓ
ＴＢ　ｌとがＮＯＲ回路１ａに入力されろと、信号Ｃが
出力される。また、信号すとストローブ信号５ＴＢＩと
がＡＮＤ回路１ｂに入力されると、信号ｄが出力される
。信号ｄはインバータｌｄによって反転されストローブ
信号ＳＴＢ　Ｉ　ａとして駆動回路ＤＩに入力される。

一方、信号Ｃはフリップフロップ２に人力され信号ｅと
して出力される。

さらに信号ｅと信号Ｃ又は信号ｅと信号ｄをＯＲ回路３
又はＮＯＲ回路４に入力することにより信号Ｓｌｌ、Ｓ
１１．Ｓ２１．Ｓ２１が出力される。

これらの信号によって回路ｉｂの切換回路が作動し、共
通電極Ｃ１−Ｃ２に駆動電圧ＶＨおよび接地電位（ＧＮ
Ｄ）が交互に印加されろ。なお、信号Ｃと信号ｄの遅れ
Ｔｄは抵抗ＲとコンデンサＣの定数とバッファ１のスレ
ッショールド電圧によって決定される。時間Ｔｄは回路
ｂｔのトランジスタのスイッチング特性にもよるかｌＯ
〜３０μｓｅｃ程度であれば十分である。以下同様にス
トローブ信号５ＴＢ２〜５ＴＢ４に対応して切換回路ｂ
ｌは変換回路ａ２から信号Ｓ１２．Ｓ１２．Ｓ２２．Ｓ
２２を、切換回路ｂ３は変換回路ａ３から信号Ｓ１３、
Ｓ１３．Ｓ２３．Ｓ２３を、切換回路ｂ４は変換回路ａ
４から信号Ｓ１４．Ｓ１４，５２４Ｓ２４をそれぞれ受
けて、それぞれ対応するブロックの共通電極Ｃ３とＣ４
、Ｃ５と０６、Ｃ７と０８に駆動電圧ＶＨと接地電位（
ＧＮＤ）が印加される。これに伴って、ストローブ信号
５ＴＢ２ａ〜５ＴＢ４　ａもそれぞれ駆動回路Ｄ２〜Ｄ
４に印加される 一方、６４ビツトドライバーＤＲＩには第４図に示すよ
うにシリアル印字データ信号ＤＡＴＡがクロック信号Ｃ
ＬＯＣＫに同期してシフトレジスタＳＲに入力されろ。

そして、ランチ信号ＬＡＴＣＨがラッチ回路ＬＴに入力
されると、シフトレジスタＳＲ内の印字データがラッチ
回路ＬＴに取り込まれる。そこで、駆動許可信号Ｂ、Ｅ
、Ｏおよびストローブ信号ＳＴＢ　ｌ　ａが入力される
と、ストローブ信号５ＴＢ１ａはインバータＮｏで反転
されＡＮＤＮ０回路に信号Ｂ、Ｅ、Ｏと共に入力され、
ＡＮＤＮ０回路の出力とラッチ回路ＬＴの出力が各ＡＮ
Ｄ回路Ｍに入力され各ＡＮＤ回路Ｍの出力が各インバー
タＮに入力される。それによって共通電極Ｃ１又はＣ２
から印字データに対応する電流が発熱抵抗体Ｒ１−Ｒ１
２８に通電される。

６４ビツトドライバーＤＲ２〜ＤＲ４ら同様に作動する
。そして、−ライン分の印字データおよびクロック信号
は各シフトレジスタＳＲに直列に分配され、ラッチ信号
ＬＡＴＣ）！および駆動許可信号Ｂ、Ｅ、Ｏは各ラッチ
回路ＬＴに並列に入力される。

第６図はこれらの信号の関係を示すタイムチャートであ
る。同図に示すように、■の期間で信号ＳＴＢ　ｉに同
期し信号ＳｉｔがＨレベル、信号Ｓ１１がＬレベルにな
ることにより共通電極ＣＩだけに電圧Ｖ）Ｉが印加され
る。このとき以外にはＣＩには電圧Ｖ）は印加されない
。次にＨの期間で信号！９ＴＢ１に同期して信号Ｓ２１
にＨレベル、信号Ｓ２１がＬレベルになることにより共
通電極Ｃ２だけに電圧ＶＨが印加される。このとき以外
には共通電極Ｃ２に電圧Ｖ）Ｉが印加されるときはない
。以下、信号５ＴＢ３に同期にして、■の期間で共通電
極Ｃ３り（ｌ￥の期間で共通電極Ｃ４が選択されて電圧
Ｖ□が印加される。信号５ＴＢ３に同期して、■の期間
で共通電極Ｃ５が、■の期間で共通層！！！１ｉＣ６が
共通層ｔｉｓＴＢ４に同期して■の期間で０７が、■の
期間でＣ８が、それぞれ選択され電圧ＶＨが印加される
。そして、１つの共通電極が選択されているときには他
の非選択共通電極には電圧ＶＭはかからない。従って、
共通層［ｉＣｌが選択されているときには、ブロックＢ
１の発熱抵抗体の奇数番目（Ｒ１，Ｒ３・・・・Ｒ５１
１）が選択され、各ラッチ回路ＬＴにラッチされている
印字データに対応するインバータＮが発熱抵抗体から電
流を引き込み発熱印字が行われる。共通電極Ｃ２が選択
されているときには、ブロックＢ！の偶数番目の発熱抵
抗体（Ｒ２，Ｒ４・・・・Ｒ５１２）が選択され、上記
同様発熱印字に寄与する。

同様にしてＣ３乃至Ｃ８の共通電極の選択によって発熱
抵抗体Ｒ５１３乃至Ｒ２０４８が選択されて発熱印字に
寄与する。

このようにして、期間！乃至■でｌライ２分の印字が行
われる。なお、このタイミングチャートに見られるよう
にＳｌｌ乃至Ｓ１４とＳｉｔ乃至ｂｌ４．　　ｂＺｌ　
　ノフコミＳＺ４　　と　Ｓｏｌ　　ノケ主Ｓ　２４　
のタイミング変化点にそれぞれ時間的な遅れＴｄをもた
仕てあり、共通電極切換時に過大電流が流れない様にし
である。ただし、この時間的な遅れＴｄによる印字への
影響はない。

また、共通電極ＣＩが選択され、発熱抵抗体Ｒ１、Ｒ３
・・・Ｒ５１１に電圧ｖＨが印加されたとき、例えば発
熱抵抗体Ｒ１に該当するインバータＮの出力がＨレベル
にあるときは、電流が共通電極Ｃ［から発熱抵抗体Ｒ１
，Ｒ２を通って共通電極Ｃ２に流れ込む。このとき発熱
抵抗体Ｒ１，Ｒ２にかかる電圧が１／２Ｖ）Ｉになるが
そのデユーティが従来にくらべてｌ／４となるので、そ
れらが印字に寄与することはない。

このようにストローブ信号と同期させ共通、電極の電圧
を切換えることにより、ストローブ信号の非アクテイブ
時に流れる電流がなくなり、従来非アクテイブ時に流れ
た電流分消費電力が低減され、且つ非選択発熱抵抗体の
発色がない為、鮮明な印字を行うことが出来る。

以上が変換回路ａ１〜ａ４にロジック回路を利用した場
合の実施例であるが、その代わりに第７図に示す様な構
成によりマイクロコンピュータを使用してもよい。

第７図において、マイクロコンピュータＭＯがタイマＴ
Ｍからのデータをもとにソフト信号を作り、Ｉ１０ボー
トＰ■０によりサーマルヘッドを駆動する信号すべてを
出力する。Ｉ１０ボートＰ１０からの信号Ｓｌ【乃至Ｓ
２１は第１図に示す切換回路ｂ［に直接接続される。同
様にして切換回路ｂ２乃至ｂ４にも信号Ｓ１２乃至Ｓ２
４が入力される。ストローブ信号５ＴＢＬａ＝ＳＴＢ４
ａについても同機にマイクロコンピュータＭＣからから
出力される。この場合、第１図のストローブ信号発生回
路ＳＴＢは不要となる。

（ト）発明の効果 この発明によれば、消費電力が低減され、しかも鮮明な
印字を得ることが可能なサーマルヘッド駆動装置が提供
される。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
〜第３図は第り図の要部を示す電気回路図、第４図は第
３図の要部を示す電気回路図、第５図は第２図の動作を
示すタイムチャート、第６図は第１図の動作を示すタイ
ムチャート、第７図はこの発明の他の実施例の要部を示
すブロック図、第８図は従来例を示す電気回路図である
。 ＰＳ・・・・・駆動電源、 ＳＴＢ・・・ストローブ信号発生回路、ａ１〜ａ４・・
・・・ストローブ信号変換回路、ｂｌ−ｂ４・・・・・
共通電極切換回路、ｃ１〜ｃ８・・・・・共通電極、 Ｒ１〜Ｒ２０４８・・・抵抗発熱体、 Ｄ１〜Ｄ４・・・・・駆動回路、 Ｂ１−９４・・・・・ブロック。 笥 図 第 図

Claims (1)

【特許請求の範囲】
1. １、発熱抵抗体を複数個備えると共に、印字データに対
   応して作動する駆動素子を各２個の発熱抵抗体に対して
   各１個備え、各２個の発熱抵抗体の一端を共通に１個の
   駆動素子の出力に接続して各他端をそれぞれ２本の共通
   電極に分けて接続し、その２本の共通電極に駆動電源か
   ら駆動電圧を交互に印加して発熱抵抗体を時分割駆動す
   るように構成したサーマルヘッド駆動装置において、２
   本の共通電極と複数の発熱抵抗体と駆動素子との組み合
   わせを複数のブロックに分割し、かつ、各ブロックを１
   つづつ順番に駆動するための時分割駆動信号を周期的に
   出力する信号発生手段と、時分割駆動信号を受けて駆動
   電源からの駆動電圧を時分割駆動信号に対応するブロッ
   クのみに供給する電圧切換手段を備えたことを特徴とす
   るサーマルヘッド駆動装置。