JPH03261143A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03261143A
JPH03261143A JP6053290A JP6053290A JPH03261143A JP H03261143 A JPH03261143 A JP H03261143A JP 6053290 A JP6053290 A JP 6053290A JP 6053290 A JP6053290 A JP 6053290A JP H03261143 A JPH03261143 A JP H03261143A
Authority
JP
Japan
Prior art keywords
film
etching
substrate
mask
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6053290A
Other languages
English (en)
Inventor
Katsuhiko Aoyama
克彦 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6053290A priority Critical patent/JPH03261143A/ja
Publication of JPH03261143A publication Critical patent/JPH03261143A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、シリコン(Si )のウェットエツチング方
法に関し。
マスクとなる二酸化シリコン(SiO□)膜の表面を親
水性にして均一なエツチングを行うことを目的とし。
二酸化シリコン膜と窒化シリコン(SiJa)Wi!が
積層されたシリコン基板を該二酸化シリコン膜をマスク
としてエツチングするに際して 該二酸化シリコン膜上の表面変質層を酸素プラズマにて
アッシングする工程と 該変質層をウェットエツチングにより除去した後、該二
酸化シリコン膜をマスクとして該シリコン基板をウェッ
トエツチングする工程とを含むように構成する。
〔産業上の利用分野〕
本発明は、Siのウェットエツチング方法に関する。
近年、ICの高集積化、高微細化に伴い、 Siのエツ
チングも微細なバタごンまで精密にエツチングする必要
がある。
〔従来の技術] 第3図は従来例の説明図である。
図において、8はSi基板、9はSiO□膜、 10は
5iaNs膜、11はレジスト、12はプラズマイオン
13は変質層、14は開口部である。
フィールド酸化膜を有するSi基板上に、任意の深さを
持つSiのパターンを形成する場合に、それがエツチン
グシフト等を考慮する必要のない9例えば、電子ビーム
露光装置の位置決めパターンのような場合には、 Si
O□膜をマスクとして、ウェットエツチングを行うのが
、工程も簡単であり1作業性も良い。
[発明が解決しようとする課題〕 しかし、このSi基板8のSiパターンを形成する場所
には、第3図(a)に示すように、 5iOz膜9上に
5i3Na膜10の薄い膜が形威されており、尚かつ、
該当パターン以外の場所でこの5iJa膜10を残して
おきたい場合には、第3図(b)に示すように、まずレ
ジスト11をマスクとして、該当場所のSiJm膜10
をプラズマイオン12などにより、ドライエツチングで
除去したあとに、Si基板8をウェットエツチングする
ことになる。
この場合、プラズマに曝された5i02膜9は2表面が
変質して撥水性の変質層13となり、 Siのウェット
エツチング液をはじくため、第3図(C)に示すように
、微細な幅の開口部14のパターンでは。
エツチング液が入り込めず、Siがエツチングされない
部分ができ、不均一なエツチングとなる。
酸素プラズマによるアッシングで、成る程度の変質層の
軽減は可能であるが、充分効果があるまでアッシングを
行うと、逆にレジストがプラズマで侵され、またSi3
上への表面Si0g膜形成といった弊害が生ずる。
本発明はSiO□膜をマスクとするSiのウェットエツ
チングを均一に微細パターンでも行なえることを目的と
して提供されるものである。
〔課題を解決するための手段] 第1図は本発明の原理説明図である。
図において、1はSi基板、2はSiO□膜53はSi
3N、膜、6は変質層、7は酸素イオンである。
このため、第1図(a)に示すように、Si基板8をエ
ツチングする前に、マスクとなるSiO2膜2の表面上
の変質層6の部分を、酸素イオン7で叩いた後、第1図
(b)に示すように、変質層6をSi0g膜のウェット
エツチングにより除去し、Siエツチング液に対する基
板の親水性を得ることによって、均一なSi基板8のエ
ツチングを行う。
このとき、 Si0g膜2のエツチング液は、Si基板
8のエツチング液に比較して濡れ性が良いのでより短時
間の酸素イオン7のアッシングで親水性を確保すること
ができる。
このウェットエツチングは、 SiO□膜2表面の変質
層6を除去するだけなので、ごく短時間で済む。
〔作用] 本発明の手段により、SiエツチングのマスクとなるS
iO2膜表面が撥水性から親水性に変わり、均一なエツ
チングが可能となる。
[実施例] 第2図は本発明の一実施例の工程順模式断面図である。
図において、1はSi基板、2は5if2膜、3はSi
3N、膜、4はレジスト、5はプラズマイオン6は変質
層、7は酸素イオンである。
第2図(a)に示すように、 Si基板1上に熱酸化に
より5ioJ12が6,000人の厚さに形威し、その
上に500人の厚さにCVDによりSiJ、膜3を積層
する。
第2図(b)に示すように、レジスト4をパタニングに
し、5iJa膜3を四弗化メタン(CF4)と三弗化メ
タン(CHF3)の混合ガスを50対505CCMの割
合で流し、ガス圧0.3Torr、  出力400−で
50秒のプラズマエツチングを行う。
第2図(c)に示すように、酸素(0□)の流量を20
0SCCM、出力300W、ガス圧力1 、5Torr
で3分間酸素イオン7によるアッシングを行い、 Si
O2膜表面の撥水性になっている変質層6を変化させた
後。
続いて、弗酸()IF)と弗化アンモニウム(NH,F
)の混合エツチング液により2秒のエツチングを行って
変質層6を完全に取り除く。
第2図(d)に示すように、弗化アンモニウムと硝酸I
HNOs)の混合エツチング液により0.5μmの深さ
にSi基板1をエツチングする。
5はプラズマイオン、6は変質層。
7は酸素イオン 〔発明の効果〕 以上説明したように1本発明によれば、m水性のSiO
□膜を親水性に変換することにより、微細なStパター
ンのエツチングが可能となり、素子の信頼度の向上に寄
与するところが大きい。
【図面の簡単な説明】
第1図は本発明の原理説明図。 第2図は本発明の一実施例の工程順模式断面図。 第3図は従来例の説明図 である。 図において。 1はSi基板、     2はSiO□膜。 3はSiJ、膜、    4はレジスト。 本発明の涼埋i兇明図 第1 図 従来例の説明図 WJ3図 本発明の一実施例の工程項棟式哨面凶 第 2 図

Claims (1)

  1. 【特許請求の範囲】  二酸化シリコン膜(2)と窒化シリコン膜(3)が積
    層されたシリコン基板(1)を該二酸化シリコン膜(2
    )をマスクとしてエッチングするに際して、 該二酸化シリコン膜(2)上の表面変質層(6)を酸素
    プラズマにてアッシングする工程と、 該変質層(6)をウェットエッチングにより除去した後
    、該二酸化シリコン膜(2)をマスクとして該シリコン
    基板(1)をウェットエッチングする工程とを含むこと
    を特徴とする半導体装置の製造方法。
JP6053290A 1990-03-12 1990-03-12 半導体装置の製造方法 Pending JPH03261143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6053290A JPH03261143A (ja) 1990-03-12 1990-03-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6053290A JPH03261143A (ja) 1990-03-12 1990-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03261143A true JPH03261143A (ja) 1991-11-21

Family

ID=13145016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6053290A Pending JPH03261143A (ja) 1990-03-12 1990-03-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03261143A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554633A (zh) * 2020-05-20 2020-08-18 业成科技(成都)有限公司 导电层图案化的方法及导电结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554633A (zh) * 2020-05-20 2020-08-18 业成科技(成都)有限公司 导电层图案化的方法及导电结构

Similar Documents

Publication Publication Date Title
EP2306498A1 (en) Method for manufacturing multistep substrate
JPH03261143A (ja) 半導体装置の製造方法
CN114899084A (zh) 无定型硅层的制造方法
US20020028394A1 (en) Method for manufacturing a membrane mask
JP3134822B2 (ja) 酸化ケイ素を主成分とする基板のエッチング方法
KR100602099B1 (ko) 반도체 소자의 액티브 영역의 트랜치 형성 방법
JP3551183B2 (ja) 半導体装置の製造方法
JPH08236506A (ja) 半導体装置の製造方法
JPS6042834A (ja) 半導体装置の製造方法
US7205243B2 (en) Process for producing a mask on a substrate
JP2950857B2 (ja) 半導体装置の製造方法
JPH11162845A (ja) 半導体素子のマスク製造方法
JPH04155816A (ja) 半導体装置の製造方法
JPS60110124A (ja) 微細パタ−ン加工方法
JPH05315242A (ja) 微細レジストパターンの形成方法
JPH05160105A (ja) ウエットエッチング方法
JPH04283929A (ja) 半導体装置の製造方法
JPH05175159A (ja) 半導体素子の製造方法
JPH07122534A (ja) 白金のエッチング方法
JPH04352427A (ja) 配線形成方法
JPH0626203B2 (ja) 微細加工方法
JPH0521401A (ja) 半導体装置の製造方法
KR20050064265A (ko) 반도체 소자의 절연막 패터닝 방법
JPH06196433A (ja) 半導体装置のコンタクトホール形成方法
JPH06104170A (ja) 多層レジスト法によるパターン形成方法