JPH03258119A - デジタル―アナログ変換器 - Google Patents
デジタル―アナログ変換器Info
- Publication number
- JPH03258119A JPH03258119A JP5714690A JP5714690A JPH03258119A JP H03258119 A JPH03258119 A JP H03258119A JP 5714690 A JP5714690 A JP 5714690A JP 5714690 A JP5714690 A JP 5714690A JP H03258119 A JPH03258119 A JP H03258119A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current source
- switch
- positive
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ある基準電圧を中心に、正および負の出力振
幅が取り出せるデジタル−アナログ変換器に関するもの
である。
幅が取り出せるデジタル−アナログ変換器に関するもの
である。
従来の技術
近年、デジタル信号処理技術が進み、あらゆるアナログ
信号処理回路を、デジタル信号処理回路に置き換えよう
としている。しかし、システム全体の入出力としてはア
ナログ信号が主流であり、このため、出力側では、信号
処理されたデジタル信号をアナログ信号に変換するため
のデジタル−アナログ変換器が必要となる。
信号処理回路を、デジタル信号処理回路に置き換えよう
としている。しかし、システム全体の入出力としてはア
ナログ信号が主流であり、このため、出力側では、信号
処理されたデジタル信号をアナログ信号に変換するため
のデジタル−アナログ変換器が必要となる。
以下に従来のデジタル−アナログ変換器について説明す
る。
る。
第3図は、従来のデジタル−アナログ変換器の回路図で
あり、外部デジタルデータ入力が5ビツト(最上位ビッ
トがD5、以下、D4.D3゜D2、最下位ビットがD
i)の場合である。7は、2Nio(N=0.1,2,
3,4.1.は単位電流)で重み付けされた電流源、8
は電流源7をコントロール信号により選択するスイッチ
、9は外部デジタルデータ入力よりスイッチ8のコント
ロール信号を発生するインバータ、V 0LITはデジ
タル−アナログ変換器の出力、V REFは外部基準電
圧、Rは出力V OUTと外部基準電圧VREFとをつ
なぐ抵抗である。
あり、外部デジタルデータ入力が5ビツト(最上位ビッ
トがD5、以下、D4.D3゜D2、最下位ビットがD
i)の場合である。7は、2Nio(N=0.1,2,
3,4.1.は単位電流)で重み付けされた電流源、8
は電流源7をコントロール信号により選択するスイッチ
、9は外部デジタルデータ入力よりスイッチ8のコント
ロール信号を発生するインバータ、V 0LITはデジ
タル−アナログ変換器の出力、V REFは外部基準電
圧、Rは出力V OUTと外部基準電圧VREFとをつ
なぐ抵抗である。
外部デジタルデータ入力D5.D4.D3゜D2.DI
は、インバータ9を介して、スイッチ8のコントロール
端子に入力され、その値により、スイッチ8をONまた
は0FFL、それぞれ電流源7 (1610,81o、
41o、2Io、To)と出力V OUTとの接続をコ
ントロールし、電流源選択回路を構成する。
は、インバータ9を介して、スイッチ8のコントロール
端子に入力され、その値により、スイッチ8をONまた
は0FFL、それぞれ電流源7 (1610,81o、
41o、2Io、To)と出力V OUTとの接続をコ
ントロールし、電流源選択回路を構成する。
以上のように構成された従来のデジタル−アナログ変換
器について、以下その動作を説明する。
器について、以下その動作を説明する。
まず、外部デジタルデータ入力が
([15,04、[13,l)2.01 )−(1,1
,1,1,1)の場合を説明する。スイッチ8のコント
ロール信号はすべて0になり、スイッチ8は0FFL、
電流源7はすべて出力VOUTに接続されず、出力VO
UTは、外部基準電圧V REFそのものになる。
,1,1,1)の場合を説明する。スイッチ8のコント
ロール信号はすべて0になり、スイッチ8は0FFL、
電流源7はすべて出力VOUTに接続されず、出力VO
UTは、外部基準電圧V REFそのものになる。
すなわち、
VOUT””VR[!F
となる。次に、
(II5.D4.D3 、D2.Di >−(0,0,
0,0,0)の場合を説明する。スイッチ8のコントロ
ール信号は、すべてlになり、スイッチ8はONL、、
電流源1はすべて出力vouTに接続され、出力V O
UTはVOUT= VREF −3II oRとなる。
0,0,0)の場合を説明する。スイッチ8のコントロ
ール信号は、すべてlになり、スイッチ8はONL、、
電流源1はすべて出力vouTに接続され、出力V O
UTはVOUT= VREF −3II oRとなる。
次に
(口5.D4.D3 、D2.01>−(0,1,1,
l、1〉の場合を説明する。スイッチ8のコントロール
信号は、161oの電流源7のスイッチ8のみIで、他
はOになる。このため、16Ioの電流源7のスイッチ
8のみONL、他はOFFとなり、161oの電流源7
のみ、出力V OUTに接続され、出力VOυTは、 VOUT= VREF−16roR となる。
l、1〉の場合を説明する。スイッチ8のコントロール
信号は、161oの電流源7のスイッチ8のみIで、他
はOになる。このため、16Ioの電流源7のスイッチ
8のみONL、他はOFFとなり、161oの電流源7
のみ、出力V OUTに接続され、出力VOυTは、 VOUT= VREF−16roR となる。
第4図は、従来のデジタル−アナログ変換器の入出力特
性図である。外部デジタルデータ入力が、 (D5,04.03.D2.DI>−(0,0,0,0
,0)り (1,1,1,1,l) と変化すると、出力VOLI丁は、外部基準電圧VRE
Pを基点として、 VOUT= VREF−31r oR VREF と変化する。
性図である。外部デジタルデータ入力が、 (D5,04.03.D2.DI>−(0,0,0,0
,0)り (1,1,1,1,l) と変化すると、出力VOLI丁は、外部基準電圧VRE
Pを基点として、 VOUT= VREF−31r oR VREF と変化する。
発明が解決しようとする課題
しかしながら上記従来の構成では、外部デジタルデータ
入力により、一方向の電流源を選択していたので、出力
は、外部基準電圧に対し、一方向の変化しかしない。こ
のため、可変周波数発振器の発振周波数制御入力のよう
な外部基準電圧に対し、正負の変化をした出力が必要な
回路に、直接入力できないという問題点を有していた。
入力により、一方向の電流源を選択していたので、出力
は、外部基準電圧に対し、一方向の変化しかしない。こ
のため、可変周波数発振器の発振周波数制御入力のよう
な外部基準電圧に対し、正負の変化をした出力が必要な
回路に、直接入力できないという問題点を有していた。
本発明は上記従来の問題点を解決するもので、外部基準
電圧に対し、正負の変化をした出力が得られるデジタル
−アナログ変換器を提供することを目的とする。
電圧に対し、正負の変化をした出力が得られるデジタル
−アナログ変換器を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明のデジタル−アナログ
変換器は、電流源として、対をなす正と負の電流源を用
い、外部デジタルデータ入力により、前記対をなす正と
負の電流源のどちらか一方を選択する電流源選択回路か
ら構成されている。
変換器は、電流源として、対をなす正と負の電流源を用
い、外部デジタルデータ入力により、前記対をなす正と
負の電流源のどちらか一方を選択する電流源選択回路か
ら構成されている。
作用
この構成により、外部デジタルデータ入力の最上位ビッ
トで、対をなす正と負の電流源のどちらか一方を選択し
、外部デジタルデータ入力の各ビットの値により、各電
流源の接続を選択するので、外部基準電圧を中心とした
、正負の変化をした出力を得ることができる。
トで、対をなす正と負の電流源のどちらか一方を選択し
、外部デジタルデータ入力の各ビットの値により、各電
流源の接続を選択するので、外部基準電圧を中心とした
、正負の変化をした出力を得ることができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第1図は本発明の一実施例におけるデジタル−アナログ
変換器の回路図を示すものである。外部デジタルデータ
入力が5ビツト(最上位ビットがD5、以下D4.D3
.D2、最下位ビットがDI)の場合である。第1図に
おいて、1は2Nlo(N=−1,0,1,2,3,1
,は単位電流)で重み付けされた負の電流源、2は負の
電流源lをコントロール信号により選択するスイッチ、
3は外部デジタルデータ入力によりスイッチ2のコント
ロール信号を発生する2NOR14は2Nio(N=−
1,0,1,2,3,10は単位電流〉で重み付けされ
た正の電流源、5は正の電流源4をコントロール信号に
より選択するスイッチ、6は外部デジタルデータ入力に
よりスイッチ5のコントロール信号を発生する2AND
、VOUTはデジタル−アナログ変換器の出力、VRE
Fは外部基準電圧、Rは出力VOUTと外部基準電圧V
REPとをつなぐ抵抗である。
変換器の回路図を示すものである。外部デジタルデータ
入力が5ビツト(最上位ビットがD5、以下D4.D3
.D2、最下位ビットがDI)の場合である。第1図に
おいて、1は2Nlo(N=−1,0,1,2,3,1
,は単位電流)で重み付けされた負の電流源、2は負の
電流源lをコントロール信号により選択するスイッチ、
3は外部デジタルデータ入力によりスイッチ2のコント
ロール信号を発生する2NOR14は2Nio(N=−
1,0,1,2,3,10は単位電流〉で重み付けされ
た正の電流源、5は正の電流源4をコントロール信号に
より選択するスイッチ、6は外部デジタルデータ入力に
よりスイッチ5のコントロール信号を発生する2AND
、VOUTはデジタル−アナログ変換器の出力、VRE
Fは外部基準電圧、Rは出力VOUTと外部基準電圧V
REPとをつなぐ抵抗である。
外部デジタルデータ入力D5.D4.D3゜D2.Di
は、2NOR3,2AND6を介して、それぞれスイッ
チ2.スイッチ5のコントロール信号に入力され、その
値により、それぞれスイッチ2.スイッチ5をONまた
は0FFL、それぞれ負の電流源1(−上1o、 8
To、 4 Io。
は、2NOR3,2AND6を介して、それぞれスイッ
チ2.スイッチ5のコントロール信号に入力され、その
値により、それぞれスイッチ2.スイッチ5をONまた
は0FFL、それぞれ負の電流源1(−上1o、 8
To、 4 Io。
2Io、Io)、正の電流源4+(2IOT 8 To
。
。
41o、21o、 Io)と出力VOUTとの接続を
コントロールし、電流源選択回路を構成する。
コントロールし、電流源選択回路を構成する。
以上のように構成された本実施例のデジタルアナログ変
換器について以下その動作を説明する。まず、外部デジ
タルデータ入力が、(05,04,、ロ3.D2.旧)
−(1,1,1,1,1)の場合を説明する。外部デジ
タルデータ入力の最上位ビットD5が1なので、2NO
R3の出力である負の電流源1のスイッチ2のコントロ
ール信号はすべてOになり、スイッチ2は0FFL、負
の電流源1はすべて出力vouTに接続されない。
換器について以下その動作を説明する。まず、外部デジ
タルデータ入力が、(05,04,、ロ3.D2.旧)
−(1,1,1,1,1)の場合を説明する。外部デジ
タルデータ入力の最上位ビットD5が1なので、2NO
R3の出力である負の電流源1のスイッチ2のコントロ
ール信号はすべてOになり、スイッチ2は0FFL、負
の電流源1はすべて出力vouTに接続されない。
一方、2AND6の出力である正の電流源4のスイッチ
5のコントロール信号はすべてlになり、スイッチ5は
ONL、正の電流源4はすべて出力VOUTに接続され
、出力vouTは、となる。次に、 (D5.D4,03.02,01)−(0,0,0,0
,0)の場合を説明する。外部デジタルデータ入力の最
上位ビットD5がOなので、2AND6の出力である正
の電流源4のスイッチ5のコントロール信号はすべてO
になり、スイッチ5はOFFし、正の電流源4はすべて
出力vou’rに接続されない。
5のコントロール信号はすべてlになり、スイッチ5は
ONL、正の電流源4はすべて出力VOUTに接続され
、出力vouTは、となる。次に、 (D5.D4,03.02,01)−(0,0,0,0
,0)の場合を説明する。外部デジタルデータ入力の最
上位ビットD5がOなので、2AND6の出力である正
の電流源4のスイッチ5のコントロール信号はすべてO
になり、スイッチ5はOFFし、正の電流源4はすべて
出力vou’rに接続されない。
一方、2NOR3の出力である負の電流源lのスイッチ
2のコントロール信号はすべて1になり、スイッチ2は
ONし、負の電流源1はすべて出力VOUTに接続され
、出力vouTは、1 VOUT= VREP−TIoR となる。次に、 (口5.D4.D3.D2.DI>−(0,1,1,1
,1)の場合を説明する。外部デジタルデータ入力の最
上位ビットD5がOなので、上記と同様に、正の電流源
4はすべて出力VOUTに接続されない。
2のコントロール信号はすべて1になり、スイッチ2は
ONし、負の電流源1はすべて出力VOUTに接続され
、出力vouTは、1 VOUT= VREP−TIoR となる。次に、 (口5.D4.D3.D2.DI>−(0,1,1,1
,1)の場合を説明する。外部デジタルデータ入力の最
上位ビットD5がOなので、上記と同様に、正の電流源
4はすべて出力VOUTに接続されない。
方、負の電流源1のスイッチ2は、’loの負の電流源
1のスイッチ2のみ1で、他は0になる。
1のスイッチ2のみ1で、他は0になる。
それで、’Inの負の電流源1のスイッチ2のみONL
、他はすべてOFFとなり、TIoの負の電流源1のみ
、出力VOUTに接続され、出力VOUTは、 V 0UT−VREF−上1oR となる。 2 第2図は、本実施例のデジタル−アナログ変換器の人出
力特性図である。外部デジタルデータ入力が、 (D5.D4.D3.I]2.DI)−(0,0,0,
0,0)(1,1,1,I、l) と変化すると、出力V OUTは、外部基準電圧VRE
Fを中心として、 と変化する。
、他はすべてOFFとなり、TIoの負の電流源1のみ
、出力VOUTに接続され、出力VOUTは、 V 0UT−VREF−上1oR となる。 2 第2図は、本実施例のデジタル−アナログ変換器の人出
力特性図である。外部デジタルデータ入力が、 (D5.D4.D3.I]2.DI)−(0,0,0,
0,0)(1,1,1,I、l) と変化すると、出力V OUTは、外部基準電圧VRE
Fを中心として、 と変化する。
以上のように本実施例によれば、電流源として、対をな
す正と負の電流源を用い、外部デジタルデータ入力の最
上位ビットで、対をなす正と負の電流源のどちらか一方
を選択し、外部デジタルデータ入力の各ビットの値によ
り、各電流源の接続を選択するので、外部基準電圧を中
心とした、正負の変化をしたデジタル−アナログ変換出
力を得ることができる。
す正と負の電流源を用い、外部デジタルデータ入力の最
上位ビットで、対をなす正と負の電流源のどちらか一方
を選択し、外部デジタルデータ入力の各ビットの値によ
り、各電流源の接続を選択するので、外部基準電圧を中
心とした、正負の変化をしたデジタル−アナログ変換出
力を得ることができる。
なお5本実施例では外部データ入力を5ビットとしたが
、正の整数であればなんでもよい。
、正の整数であればなんでもよい。
発明の効果
本発明は、電流源として、対をなす正と負の電流源を用
い、外部デジタルデータ入力により、対をなす正と負の
電流源のどちらか一方を選択する電流源選択回路を設け
ることにより、外部基準電圧を中心とする正負の変化を
した、デジタル−アナログ変換出力を得ることができ、
可変周波数発振器の発振周波数制御入力のような外部基
準電圧に対し、正負の変化をした出力が必要な回路に、
直接変換出力を入力できるという優れた効果を得ること
のできるデジタル−アナログ変換器を実現できるもので
ある。
い、外部デジタルデータ入力により、対をなす正と負の
電流源のどちらか一方を選択する電流源選択回路を設け
ることにより、外部基準電圧を中心とする正負の変化を
した、デジタル−アナログ変換出力を得ることができ、
可変周波数発振器の発振周波数制御入力のような外部基
準電圧に対し、正負の変化をした出力が必要な回路に、
直接変換出力を入力できるという優れた効果を得ること
のできるデジタル−アナログ変換器を実現できるもので
ある。
第1図は本発明の一実施例におけるデジタル−アナログ
変換器の回路図、第2図は本発明の一実施例のデジタル
−アナログ変換器の入出力特性図、第3図は従来のデジ
タル−アナログ変換器の回路図、第4図は従来のデジタ
ル−アナログ変換器の入出力特性図である。 1・・・・・・電流源、2・・・・・・スイッチ、3・
・・・・・2NOR14・・・・・・電流源、5・・・
・・・スイッチ、6・・・・・・2AND、7・・・・
・・電流源、8・・・・・・スイッチ、9・旧・・イン
バータ、Dl、D2.D3.D4.D5・・・・・・外
部デジタルデータ入力、VOUT・・・・・・出力、V
REF・・・・・・外部基準電圧、R・・・・・・抵抗
。
変換器の回路図、第2図は本発明の一実施例のデジタル
−アナログ変換器の入出力特性図、第3図は従来のデジ
タル−アナログ変換器の回路図、第4図は従来のデジタ
ル−アナログ変換器の入出力特性図である。 1・・・・・・電流源、2・・・・・・スイッチ、3・
・・・・・2NOR14・・・・・・電流源、5・・・
・・・スイッチ、6・・・・・・2AND、7・・・・
・・電流源、8・・・・・・スイッチ、9・旧・・イン
バータ、Dl、D2.D3.D4.D5・・・・・・外
部デジタルデータ入力、VOUT・・・・・・出力、V
REF・・・・・・外部基準電圧、R・・・・・・抵抗
。
Claims (1)
- N(Nは2以上の正の整数)個の正の電流源と、前記正
の電流源群と対をなすN個の負の電流源と、Nビットの
外部デジタルデータ入力の最上位ビットで前記正の電流
源群と負の電流源群のどちらか一方を選択し、前記外部
デジタルデータ入力の各ビットの値により前記選択され
た電流源群のN個の電流源の接続を選択する電流源選択
回路とで構成されるデジタル−アナログ変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5714690A JPH03258119A (ja) | 1990-03-08 | 1990-03-08 | デジタル―アナログ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5714690A JPH03258119A (ja) | 1990-03-08 | 1990-03-08 | デジタル―アナログ変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03258119A true JPH03258119A (ja) | 1991-11-18 |
Family
ID=13047430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5714690A Pending JPH03258119A (ja) | 1990-03-08 | 1990-03-08 | デジタル―アナログ変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03258119A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531864A (ja) * | 2009-06-30 | 2012-12-10 | メディアテック シンガポール ピーティーイー エルティーディー | 電流ステアリングデジタル−アナログコンバーター |
-
1990
- 1990-03-08 JP JP5714690A patent/JPH03258119A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531864A (ja) * | 2009-06-30 | 2012-12-10 | メディアテック シンガポール ピーティーイー エルティーディー | 電流ステアリングデジタル−アナログコンバーター |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5619203A (en) | Current source driven converter | |
JPH06152420A (ja) | アナログ/ディジタル変換器 | |
JPS6165626A (ja) | A/d変換器 | |
EP0302553B1 (en) | Electric circuit for use in an A/D converter | |
US5043730A (en) | Digital-analog conversion circuit with application of voltage biasing for distortion stabilization | |
US5668550A (en) | Weighted current source for a digital-to-analog converter | |
US4972188A (en) | Push pull double digital-to-analog converter | |
GB2096848A (en) | -law/a-law pcm converter | |
US5633637A (en) | Digital-to-analog converter circuit | |
US20060132343A1 (en) | High speed differential resistive voltage digital-to-analog converter | |
US6310567B1 (en) | Programmable configuration, level and output voltage range circuits and methods for signal processors | |
US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
JPH03258119A (ja) | デジタル―アナログ変換器 | |
US6400299B2 (en) | Capacitance type digital/analog converter capable of reducing total capacitance | |
KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
JPH02185123A (ja) | A/d変換回路 | |
JPS60213126A (ja) | D―aコンバータ | |
SU1157522A1 (ru) | Сравнивающее устройство | |
JPH0774644A (ja) | D/a変換装置 | |
JPS6017258B2 (ja) | アナログ・ディジタル変換器 | |
JPS628051B2 (ja) | ||
Shivashankar et al. | Ternary multiplexer | |
SU1676100A1 (ru) | Последовательно-параллельный аналого-цифровой преобразователь | |
JPH02105632A (ja) | アナログ・デジタル変換回路 |