JPH0774644A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH0774644A JPH0774644A JP21962793A JP21962793A JPH0774644A JP H0774644 A JPH0774644 A JP H0774644A JP 21962793 A JP21962793 A JP 21962793A JP 21962793 A JP21962793 A JP 21962793A JP H0774644 A JPH0774644 A JP H0774644A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- power supply
- reference current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 Ｄ／Ａ変換装置において、電源ＯＦＦ時に発
生するクリック音を回避することを目的とする。 【構成】 複数ビットのディジタル値を１ビットのディ
ジタル値に変換するディジタル信号処理装置４の出力
は、電圧電流変換回路５により、基準電流に基づき電流
出力に変換される。電源のＯＮ・ＯＦＦ状態を監視する
電源状態監視回路２が、電源のＯＦＦを検知すると信号
ｓaを出力し、基準電流回路３の発生する基準電流を電
源の立ち下がりより速く遮断することにより、電源のＯ
ＦＦ時に発生するクリック音を回避する。
生するクリック音を回避することを目的とする。 【構成】 複数ビットのディジタル値を１ビットのディ
ジタル値に変換するディジタル信号処理装置４の出力
は、電圧電流変換回路５により、基準電流に基づき電流
出力に変換される。電源のＯＮ・ＯＦＦ状態を監視する
電源状態監視回路２が、電源のＯＦＦを検知すると信号
ｓaを出力し、基準電流回路３の発生する基準電流を電
源の立ち下がりより速く遮断することにより、電源のＯ
ＦＦ時に発生するクリック音を回避する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号をアナロ
グ信号に変換するＤ／Ａ変換装置に関するものである。
グ信号に変換するＤ／Ａ変換装置に関するものである。
【０００２】
【従来の技術】近年、Ｄ／Ａ変換技術においては１ビッ
トＤ／Ａ変換装置を用いたものが主流になってきてい
る。１ビットＤ／Ａ変換装置はその性能向上のため、従
来の電圧による出力段の構成から、電流による出力段の
構成に変化してきている。
トＤ／Ａ変換装置を用いたものが主流になってきてい
る。１ビットＤ／Ａ変換装置はその性能向上のため、従
来の電圧による出力段の構成から、電流による出力段の
構成に変化してきている。
【０００３】以下に従来のＤ／Ａ変換装置について説明
する。図６は従来のＤ／Ａ変換装置を示すものである。
図６において、４はディジタル信号処理装置であり、サ
ンプリング周波数でサンプリングされた１６ビットのデ
ィジタルデータを、サンプリング周波数の３８６倍の周
波数の１ビットのディジタルデータに変換し、出力Ｑ，
Ｑより互いに逆相関係にある信号ｖa，ｖbを出力する。
７は差動回路であり、トランジスタＱ61，Ｑ62で構成さ
れており、ディジタル信号処理装置４の出力の信号
ｖa，ｖbをトランジスタＱ61，Ｑ62のベースで受け、ト
ランジスタＱ61，Ｑ62のＯＮ／ＯＦＦで出力電流ｉ9，
ｉ10を出力する。８は基準定電流源であり、トランジス
タＱ63，抵抗Ｒ65及び直流電源Ｅ61で構成されており、
差動回路７の出力電流に用いる電流ｉ9＋ｉ10を発生す
る。６１は電流電圧変換回路であり、差動回路７の出力
電流ｉ9，ｉ10を電圧ｖ9，ｖ10に変換する。６２は差動
出力アンプであり、電流電圧変換回路６１で出力された
電圧ｖ9，ｖ10の差成分を取りだす。
する。図６は従来のＤ／Ａ変換装置を示すものである。
図６において、４はディジタル信号処理装置であり、サ
ンプリング周波数でサンプリングされた１６ビットのデ
ィジタルデータを、サンプリング周波数の３８６倍の周
波数の１ビットのディジタルデータに変換し、出力Ｑ，
Ｑより互いに逆相関係にある信号ｖa，ｖbを出力する。
７は差動回路であり、トランジスタＱ61，Ｑ62で構成さ
れており、ディジタル信号処理装置４の出力の信号
ｖa，ｖbをトランジスタＱ61，Ｑ62のベースで受け、ト
ランジスタＱ61，Ｑ62のＯＮ／ＯＦＦで出力電流ｉ9，
ｉ10を出力する。８は基準定電流源であり、トランジス
タＱ63，抵抗Ｒ65及び直流電源Ｅ61で構成されており、
差動回路７の出力電流に用いる電流ｉ9＋ｉ10を発生す
る。６１は電流電圧変換回路であり、差動回路７の出力
電流ｉ9，ｉ10を電圧ｖ9，ｖ10に変換する。６２は差動
出力アンプであり、電流電圧変換回路６１で出力された
電圧ｖ9，ｖ10の差成分を取りだす。
【０００４】以上のように構成されたＤ／Ａ変換装置に
ついて、以下その動作について説明する。まず、ディジ
タル信号処理装置４から信号ｖa，ｖbが出力される。こ
の信号ｖa，ｖbの出力電圧に応じてトランジスタＱ61，
Ｑ62のどちらか一方がＯＮ状態になる。ＯＮ状態になっ
たトランジスタ側には基準定電流源８が発生している電
流ｉ9＋ｉ10が流れる。このとき他方のトランジスタは
ＯＦＦ状態にあり、電流は流れない。この様に出力され
た電流に対して電流電圧変換回路６１により電流ｉ9，
ｉ10をそれぞれ電圧ｖ9，ｖ10に変換する。その出力電
圧ｖ9，ｖ10に対し、差動出力アンプ６２が差成分を取
りだし、Ｄ／Ａ変換装置の出力ｖoを得る（例えば、ラ
ジオ技術誌，１９９１年，１０月号，pp145-149）。
ついて、以下その動作について説明する。まず、ディジ
タル信号処理装置４から信号ｖa，ｖbが出力される。こ
の信号ｖa，ｖbの出力電圧に応じてトランジスタＱ61，
Ｑ62のどちらか一方がＯＮ状態になる。ＯＮ状態になっ
たトランジスタ側には基準定電流源８が発生している電
流ｉ9＋ｉ10が流れる。このとき他方のトランジスタは
ＯＦＦ状態にあり、電流は流れない。この様に出力され
た電流に対して電流電圧変換回路６１により電流ｉ9，
ｉ10をそれぞれ電圧ｖ9，ｖ10に変換する。その出力電
圧ｖ9，ｖ10に対し、差動出力アンプ６２が差成分を取
りだし、Ｄ／Ａ変換装置の出力ｖoを得る（例えば、ラ
ジオ技術誌，１９９１年，１０月号，pp145-149）。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、電源を０ＦＦする時、ディジタル信号処
理装置の出力の変動や基準定電流源の基準定電流の変動
によって、Ｄ／Ａ変換装置の出力が不安定になり、”プ
ツッ”という耳障りなクリック音を発生するという問題
点を有していた。
来の構成では、電源を０ＦＦする時、ディジタル信号処
理装置の出力の変動や基準定電流源の基準定電流の変動
によって、Ｄ／Ａ変換装置の出力が不安定になり、”プ
ツッ”という耳障りなクリック音を発生するという問題
点を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、電源をＯＦＦした時、クリック音が発生しないＤ／
Ａ変換装置を提供することを目的としている。
で、電源をＯＦＦした時、クリック音が発生しないＤ／
Ａ変換装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明のＤ／Ａ変換装置は、複数ビットのディジタ
ル値を１ビットのディジタル値に変換するディジタル信
号処理装置と、基準電流を発生する基準電流回路と、前
記ディジタル値を前記基準電流に基づき電流出力に変換
する電圧電流変換回路と、電源のＯＮ・ＯＦＦの状態を
監視する電源状態監視回路とを備え、前記電源状態監視
回路出力に基づき、前記基準電流回路が発生する基準電
流の制御を行う構成を有している。
に、本発明のＤ／Ａ変換装置は、複数ビットのディジタ
ル値を１ビットのディジタル値に変換するディジタル信
号処理装置と、基準電流を発生する基準電流回路と、前
記ディジタル値を前記基準電流に基づき電流出力に変換
する電圧電流変換回路と、電源のＯＮ・ＯＦＦの状態を
監視する電源状態監視回路とを備え、前記電源状態監視
回路出力に基づき、前記基準電流回路が発生する基準電
流の制御を行う構成を有している。
【０００８】
【作用】この構成によって、本発明のＤ／Ａ変換装置
は、電源状態監視回路が電源のＯＮ状態からＯＦＦ状態
への状態遷移を検出すると、基準電流回路の出力である
基準電流を零にするようにしたため、電圧電流変換回路
の電流出力が零になり、クリック音の発生を回避でき
る。
は、電源状態監視回路が電源のＯＮ状態からＯＦＦ状態
への状態遷移を検出すると、基準電流回路の出力である
基準電流を零にするようにしたため、電圧電流変換回路
の電流出力が零になり、クリック音の発生を回避でき
る。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。なお、図１において、図６と同一の
構成を有するものについては，同一の符号を付して詳細
な説明を省略する。
しながら説明する。なお、図１において、図６と同一の
構成を有するものについては，同一の符号を付して詳細
な説明を省略する。
【００１０】図１において、２は電源状態監視回路であ
り、入力Ｄに与えられた電源の状態を監視し、電源状態
に応じて、制御端子ａより制御信号ｓaを出力する。こ
こで、電源状態監視回路２は、電源がＯＮ（通常動作）
の時は”Ｌ”を出力し、電源がＯＦＦになる状態を検出
すると”Ｈ”を出力する。３は基準電流回路であり、抵
抗Ｒ1，Ｒ2、及び、トランジスタＱ2を用いて構成され
ており、電圧電流変換回路５における出力電流の基準と
なる基準電流を発生する。トランジスタＱ2とトランジ
スタＱ3，Ｑ7，Ｑ8はカレントミラー回路を構成してお
り、また、トランジスタＱ4とトランジスタＱ5，Ｑ6も
カレントミラー回路を構成している。５は電圧電流変換
回路であり、トランジスタＱ5，Ｑ6、及び、トランジス
タＱ7，Ｑ8は定電流源を構成する。トランジスタＱ9，
Ｑ10は、前述したディジタル信号処理装置４が出力する
１ビットのディジタル値を差動で受けるように構成され
ている。
り、入力Ｄに与えられた電源の状態を監視し、電源状態
に応じて、制御端子ａより制御信号ｓaを出力する。こ
こで、電源状態監視回路２は、電源がＯＮ（通常動作）
の時は”Ｌ”を出力し、電源がＯＦＦになる状態を検出
すると”Ｈ”を出力する。３は基準電流回路であり、抵
抗Ｒ1，Ｒ2、及び、トランジスタＱ2を用いて構成され
ており、電圧電流変換回路５における出力電流の基準と
なる基準電流を発生する。トランジスタＱ2とトランジ
スタＱ3，Ｑ7，Ｑ8はカレントミラー回路を構成してお
り、また、トランジスタＱ4とトランジスタＱ5，Ｑ6も
カレントミラー回路を構成している。５は電圧電流変換
回路であり、トランジスタＱ5，Ｑ6、及び、トランジス
タＱ7，Ｑ8は定電流源を構成する。トランジスタＱ9，
Ｑ10は、前述したディジタル信号処理装置４が出力する
１ビットのディジタル値を差動で受けるように構成され
ている。
【００１１】以上のように構成されたＤ／Ａ変換装置に
ついて、図１を用いてその動作を説明する。
ついて、図１を用いてその動作を説明する。
【００１２】電源がＯＮ（通常動作）の時は、電源状態
監視回路２の制御端子ａの出力である制御信号ｓaが”
Ｌ”であるので、トランジスタＱ1はＯＦＦ状態であ
る。基準電流回路３では、抵抗Ｒ1を流れる電流ｉ1が基
準電流（図２の（ｅ）参照）となり、トランジスタＱ2
とトランジスタＱ3，Ｑ7，Ｑ8によって構成されるカレ
ントミラー回路に入力され、電流ｉ1と等しい電流が
ｉ3，ｉ7，ｉ8に流れる。さらに、トランジスタＱ4とト
ランジスタＱ5，Ｑ6のカレントミラー回路により電流ｉ
3とｉ5，ｉ6も等しくなる。つまり、トランジスタＱ5，
Ｑ6，Ｑ7，Ｑ8を流れる電流ｉ5，ｉ6，ｉ7，ｉ8は基準
電流ｉ1となる。またこの場合、電流ｉ78は基準電流ｉ1
の２倍の電流になる。トランジスタＱ5，Ｑ6，Ｑ7，Ｑ8
を流れる電流は前述より基準電流ｉ1と等しくなってい
るので、ディジタル信号処理装置４の出力であるｖ
aが”Ｈ”の時、トランジスタＱ9はＯＮ状態になり電流
ｉ9は、図１の電流の流れる方向を正に取ると、ｉ9＝−
ｉ1となる。また、この時信号ｖbは”Ｌ”であり、トラ
ンジスタＱ10はＯＦＦ状態なので、電流ｉ10はｉ10＝ｉ
1となる。一方、ディジタル信号処理装置４の出力であ
る信号ｖaが”Ｌ”の時、トランジスタＱ9はＯＦＦ状態
になり、電流ｉ9はｉ9＝ｉ1となる。また、このとき信
号ｖbは”Ｈ”であり、Ｑ10はＯＮ状態なので、電流ｉ
10はｉ10＝−ｉ1となる（図２の（ａ）〜（ｄ）参
照）。このように、電圧電流変換回路５で変換出力され
た電流ｉ9，ｉ10に対して、前述した電流電圧変換回路
６１（以下、単にＩ／Ｖ変換回路という）によりそれぞ
れ独立に電圧ｖ9，ｖ10を出力し、差動出力アンプ６２
によりＩ／Ｖ変換回路６１の出力の差成分を取りだし、
Ｄ／Ａ変換装置の出力ｖ0を得る（図２の（ｆ）参
照）。
監視回路２の制御端子ａの出力である制御信号ｓaが”
Ｌ”であるので、トランジスタＱ1はＯＦＦ状態であ
る。基準電流回路３では、抵抗Ｒ1を流れる電流ｉ1が基
準電流（図２の（ｅ）参照）となり、トランジスタＱ2
とトランジスタＱ3，Ｑ7，Ｑ8によって構成されるカレ
ントミラー回路に入力され、電流ｉ1と等しい電流が
ｉ3，ｉ7，ｉ8に流れる。さらに、トランジスタＱ4とト
ランジスタＱ5，Ｑ6のカレントミラー回路により電流ｉ
3とｉ5，ｉ6も等しくなる。つまり、トランジスタＱ5，
Ｑ6，Ｑ7，Ｑ8を流れる電流ｉ5，ｉ6，ｉ7，ｉ8は基準
電流ｉ1となる。またこの場合、電流ｉ78は基準電流ｉ1
の２倍の電流になる。トランジスタＱ5，Ｑ6，Ｑ7，Ｑ8
を流れる電流は前述より基準電流ｉ1と等しくなってい
るので、ディジタル信号処理装置４の出力であるｖ
aが”Ｈ”の時、トランジスタＱ9はＯＮ状態になり電流
ｉ9は、図１の電流の流れる方向を正に取ると、ｉ9＝−
ｉ1となる。また、この時信号ｖbは”Ｌ”であり、トラ
ンジスタＱ10はＯＦＦ状態なので、電流ｉ10はｉ10＝ｉ
1となる。一方、ディジタル信号処理装置４の出力であ
る信号ｖaが”Ｌ”の時、トランジスタＱ9はＯＦＦ状態
になり、電流ｉ9はｉ9＝ｉ1となる。また、このとき信
号ｖbは”Ｈ”であり、Ｑ10はＯＮ状態なので、電流ｉ
10はｉ10＝−ｉ1となる（図２の（ａ）〜（ｄ）参
照）。このように、電圧電流変換回路５で変換出力され
た電流ｉ9，ｉ10に対して、前述した電流電圧変換回路
６１（以下、単にＩ／Ｖ変換回路という）によりそれぞ
れ独立に電圧ｖ9，ｖ10を出力し、差動出力アンプ６２
によりＩ／Ｖ変換回路６１の出力の差成分を取りだし、
Ｄ／Ａ変換装置の出力ｖ0を得る（図２の（ｆ）参
照）。
【００１３】次に、ｔ＝ｔ0で電源をＯＦＦした場合に
ついて述べる。このとき電源状態監視回路２の出力ｓa
が”Ｌ”から”Ｈ”になるので、基準電流回路３ではト
ランジスタＱ1がＯＮになり、基準電流ｉ1はトランジス
タＱ1側に流れ、カレントミラー回路には流れない（図
３の（ｅ）参照）。故に、トランジスタＱ5，Ｑ6，
Ｑ 7，Ｑ8に流れる電流が零になり、電圧電流変換回路５
における出力電流ｉ9，ｉ1 0も零になる（図３の（ａ）
〜（ｄ）参照）。よって、Ｉ／Ｖ変換回路６１により得
られる電圧ｖ9，ｖ10も零になり、差成分を取りだした
Ｄ／Ａ変換装置の出力ｖ0（図３の（ｆ）参照）は零に
なる。以上のように電源をＯＦＦにすると、出力ｖ0が
直ちに零になるのでクリック音が発生しない。
ついて述べる。このとき電源状態監視回路２の出力ｓa
が”Ｌ”から”Ｈ”になるので、基準電流回路３ではト
ランジスタＱ1がＯＮになり、基準電流ｉ1はトランジス
タＱ1側に流れ、カレントミラー回路には流れない（図
３の（ｅ）参照）。故に、トランジスタＱ5，Ｑ6，
Ｑ 7，Ｑ8に流れる電流が零になり、電圧電流変換回路５
における出力電流ｉ9，ｉ1 0も零になる（図３の（ａ）
〜（ｄ）参照）。よって、Ｉ／Ｖ変換回路６１により得
られる電圧ｖ9，ｖ10も零になり、差成分を取りだした
Ｄ／Ａ変換装置の出力ｖ0（図３の（ｆ）参照）は零に
なる。以上のように電源をＯＦＦにすると、出力ｖ0が
直ちに零になるのでクリック音が発生しない。
【００１４】図４に電源状態監視回路２の具体例を表す
回路図を示す。この図について説明する。Ｄ21はツェナ
ーダイオードであり、ここではツェナー電圧ＶD21が
３．５Ｖのものを用いている。また、電源電圧ＶDDを５
Ｖ、トランジスタＱ21がＯＮ状態になるベース・エミッ
タ間電圧をＶBE21を０．７Ｖとする。
回路図を示す。この図について説明する。Ｄ21はツェナ
ーダイオードであり、ここではツェナー電圧ＶD21が
３．５Ｖのものを用いている。また、電源電圧ＶDDを５
Ｖ、トランジスタＱ21がＯＮ状態になるベース・エミッ
タ間電圧をＶBE21を０．７Ｖとする。
【００１５】電源がＯＮの時（ＶDD＞ＶD21＋ＶBE21が
成り立つ時）は、入力ＤにＶDDが与えられるので、Ｆ点
の電位ＶFはＶF＞ＶBE21である。故に、トランジスタＱ
21がＯＮになり、制御端子ａからは”Ｌ”が出力され
る。次に、電源ＯＦＦによりＶ DDが降下し始め、ＶDD≦
ＶD21＋ＶBE21が成り立つ時、電位ＶFはＶF≦ＶBE21に
なる。故に、トランジスタＱ21はＯＦＦとなり、制御端
子ａより”Ｈ”が出力される（図５の（ａ）〜（ｃ）参
照）。
成り立つ時）は、入力ＤにＶDDが与えられるので、Ｆ点
の電位ＶFはＶF＞ＶBE21である。故に、トランジスタＱ
21がＯＮになり、制御端子ａからは”Ｌ”が出力され
る。次に、電源ＯＦＦによりＶ DDが降下し始め、ＶDD≦
ＶD21＋ＶBE21が成り立つ時、電位ＶFはＶF≦ＶBE21に
なる。故に、トランジスタＱ21はＯＦＦとなり、制御端
子ａより”Ｈ”が出力される（図５の（ａ）〜（ｃ）参
照）。
【００１６】この様に本実施例によれば、電源状態監視
回路２が電源のＯＮ状態からＯＦＦ状態になる状態遷移
を検知すると、基準電流回路３の出力である基準電流ｉ
1を実質的に零にし、電圧電流変換回路５の出力電流
ｉ9，ｉ10は零になる。よって、アナログ回路６により
Ｉ／Ｖ変換と差動増幅とロー・パス・フィルタ処理され
た電圧電流変換回路５の出力も零になり、Ｄ／Ａ変換装
置の出力はクリック音にならない。
回路２が電源のＯＮ状態からＯＦＦ状態になる状態遷移
を検知すると、基準電流回路３の出力である基準電流ｉ
1を実質的に零にし、電圧電流変換回路５の出力電流
ｉ9，ｉ10は零になる。よって、アナログ回路６により
Ｉ／Ｖ変換と差動増幅とロー・パス・フィルタ処理され
た電圧電流変換回路５の出力も零になり、Ｄ／Ａ変換装
置の出力はクリック音にならない。
【００１７】
【発明の効果】以上説明したように本発明では、電源状
態監視回路が電源のＯＮ状態からＯＦＦ状態への遷移を
検出し、基準電流を制御することにより、電圧電流変換
回路の出力を零にする。よって、クリック音の発生を回
避することができるＤ／Ａ変換装置を実現できるもので
ある。
態監視回路が電源のＯＮ状態からＯＦＦ状態への遷移を
検出し、基準電流を制御することにより、電圧電流変換
回路の出力を零にする。よって、クリック音の発生を回
避することができるＤ／Ａ変換装置を実現できるもので
ある。
【図１】本発明の一実施例のＤ／Ａ変換装置の要部の構
成を示すブッロク図
成を示すブッロク図
【図２】同実施例における電源がＯＮ状態の時の波形図
【図３】同実施例における電源をＯＦＦにする時の波形
図
図
【図４】同実施例の電源状態監視回路の一例を示す回路
図
図
【図５】同実施例における電源をＯＦＦにする時の電源
状態監視回路の波形図
状態監視回路の波形図
【図６】従来の電圧電流変換回路の構成を示す回路図
２ 電源状態監視回路 ３ 基準電流回路 ４ ディジタル信号処理装置 ５ 電圧電流変換回路 ６ アナログ回路 ７ 差動回路 ８ 定電流源 ６１ Ｉ／Ｖ変換回路 ６２ 差動出力アンプ ６３ ロー・パス・フィルタ
Claims (1)
- 【請求項１】 複数ビットのディジタル値を１ビットの
ディジタル値に変換するディジタル信号処理装置と、 基準電流を発生する基準電流回路と、 前記ディジタル値を前記基準電流に基づき電流出力に変
換する電圧電流変換回路と、 電源のＯＮ・ＯＦＦの状態を監視する電源状態監視回路
とを備え、 前記電源状態監視回路の出力に基づき、前記基準電流回
路が発生する基準電流の制御を行うことを特徴とするＤ
／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21962793A JPH0774644A (ja) | 1993-09-03 | 1993-09-03 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21962793A JPH0774644A (ja) | 1993-09-03 | 1993-09-03 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774644A true JPH0774644A (ja) | 1995-03-17 |
Family
ID=16738500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21962793A Pending JPH0774644A (ja) | 1993-09-03 | 1993-09-03 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774644A (ja) |
-
1993
- 1993-09-03 JP JP21962793A patent/JPH0774644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| US5043730A (en) | Digital-analog conversion circuit with application of voltage biasing for distortion stabilization | |
| JP3408788B2 (ja) | Ｉ／ｖ変換回路およびｄａコンバータ | |
| US6411165B1 (en) | Active common mode feedback for unbalanced input and feedback signals and methods thereof | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| JPH0774644A (ja) | Ｄ／ａ変換装置 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPH07183775A (ja) | 波形整形回路 | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JPH0575468A (ja) | Σδ変調器 | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| JPH025324B2 (ja) | ||
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPS6340914Y2 (ja) | ||
| JPH0774643A (ja) | Ｄ／ａ変換装置 | |
| JPH03258119A (ja) | デジタル―アナログ変換器 | |
| JP3499691B2 (ja) | Ａｄｍ復調回路 | |
| JPH0528833Y2 (ja) | ||
| JP2003318734A (ja) | アナログ−デジタル変換器 |