JPH03257560A - 入出力インターフェース選択方式 - Google Patents
入出力インターフェース選択方式Info
- Publication number
- JPH03257560A JPH03257560A JP5700890A JP5700890A JPH03257560A JP H03257560 A JPH03257560 A JP H03257560A JP 5700890 A JP5700890 A JP 5700890A JP 5700890 A JP5700890 A JP 5700890A JP H03257560 A JPH03257560 A JP H03257560A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output interface
- interface
- interfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010187 selection method Methods 0.000 claims description 6
- 238000012790 confirmation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入出力インタ−７エース選択方式詩に同一物理
インターフェースで複数種類の入出力インターフェース
を実現する場合の入出力インターフェース選択方式に関
する。
インターフェースで複数種類の入出力インターフェース
を実現する場合の入出力インターフェース選択方式に関
する。
従来のこの種の入出力インタ−７エース選択方式は、チ
ャネル装置にスイッチなどの物理的な切替え手段チャネ
ル単位に設け、当該チャネルに接続する入出力制御装置
の種類に応じ設定して行うというものである。
ャネル装置にスイッチなどの物理的な切替え手段チャネ
ル単位に設け、当該チャネルに接続する入出力制御装置
の種類に応じ設定して行うというものである。
上述した従来の入出力インターフェース選択方式では、
接続する入出力制御装置の種類が変更される度に設定を
変更する必要がある。また、入出力制御装置の種類とチ
ャネル装置側の設定の整合性を論理的に確認出来ないと
云う欠点がある。
接続する入出力制御装置の種類が変更される度に設定を
変更する必要がある。また、入出力制御装置の種類とチ
ャネル装置側の設定の整合性を論理的に確認出来ないと
云う欠点がある。
本発明の方式は、複数の入出力装置が接続された入出力
制御装置とチャネル装置とを接続する入出力インターフ
ェースの選択方式に訃いて、前記チャネル装置は同一の
７・−ドウエアで複数種類の入出力インターフェースを
制御可能でるシ、前記入出力インターフェースはデータ
転送制御の為の信号線以外に制御線を有し、 前記入出力制御装置は自からか用いる入出力インターフ
ェースの種類に基ずき前記制御線を所定の値に設定する
手段を有し、 前記チャネル装置は前記制御線の値に従い複数の種類の
入出力インターフェースの中のいずれかを選択し、前記
入出力制御装置との間のデータ転送を行なう様にしたこ
とを特徴とする。
制御装置とチャネル装置とを接続する入出力インターフ
ェースの選択方式に訃いて、前記チャネル装置は同一の
７・−ドウエアで複数種類の入出力インターフェースを
制御可能でるシ、前記入出力インターフェースはデータ
転送制御の為の信号線以外に制御線を有し、 前記入出力制御装置は自からか用いる入出力インターフ
ェースの種類に基ずき前記制御線を所定の値に設定する
手段を有し、 前記チャネル装置は前記制御線の値に従い複数の種類の
入出力インターフェースの中のいずれかを選択し、前記
入出力制御装置との間のデータ転送を行なう様にしたこ
とを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図にかいて、１は主記憶装置、２は入出力処理装置
、３はチャネル装置、３−１は入出カイフタ−フェース
の種類に依存したいチャネル共通部３−２と３−３は入
出力インターフェース固有の機能を制御するインターフ
ェース制御部、３−４はインターフェース制御部３−２
又は３−３からの出力を切替える選択回路、４は入出力
インターフェース１０−１．１０−２に依シチャネル装
置３を接続され、配下の入出力装置５−１〜５−ｎを制
御する入出力制御装置である。
、３はチャネル装置、３−１は入出カイフタ−フェース
の種類に依存したいチャネル共通部３−２と３−３は入
出力インターフェース固有の機能を制御するインターフ
ェース制御部、３−４はインターフェース制御部３−２
又は３−３からの出力を切替える選択回路、４は入出力
インターフェース１０−１．１０−２に依シチャネル装
置３を接続され、配下の入出力装置５−１〜５−ｎを制
御する入出力制御装置である。
本例にかいて、データ転送は主記憶装置１人出力処理装
置２チヤネル装置３人出力インターフェース１０−１．
１０−２人出力制御装置４人出力装置５−１〜５−ｎの
バスで行なわれる。
置２チヤネル装置３人出力インターフェース１０−１．
１０−２人出力制御装置４人出力装置５−１〜５−ｎの
バスで行なわれる。
インターフェース制御部３−２Ｉ／ｉ高速のデータスト
リーミング方式の入出力インターフェースをサポーとし
、インターフェース制御部３−３は低速の応答確認方式
をサポートする。
リーミング方式の入出力インターフェースをサポーとし
、インターフェース制御部３−３は低速の応答確認方式
をサポートする。
今、入出力装置５−１〜５−ｎが高速のデータ転送を行
なう磁気ディスク等の装置であれば、入出力制御装置４
はインターフェース選択指示線１０−３を１”とし、デ
ータストリーミング方式のインターフェースをチャネル
装置３に選択させる。
なう磁気ディスク等の装置であれば、入出力制御装置４
はインターフェース選択指示線１０−３を１”とし、デ
ータストリーミング方式のインターフェースをチャネル
装置３に選択させる。
また、入出力装置５−１〜５− ｎが低速のユニットレ
コード装置（７０フビイデイスクかラインプリンタ等）
であれば、インターフェース選択指示線１０−３を１０
”として、低速インターフェースである応答確認方式を
選択せしめる。
コード装置（７０フビイデイスクかラインプリンタ等）
であれば、インターフェース選択指示線１０−３を１０
”として、低速インターフェースである応答確認方式を
選択せしめる。
インターフェースの選択は、データ転送開始前に、入出
力制御装置４に依り行なわれ、入出力処理装置２及びチ
ャネル装置３は選択された入出力インターフェースに基
ずき主記憶と入出力装置５−１〜５−ｎとの間のデータ
転送を行う。
力制御装置４に依り行なわれ、入出力処理装置２及びチ
ャネル装置３は選択された入出力インターフェースに基
ずき主記憶と入出力装置５−１〜５−ｎとの間のデータ
転送を行う。
以上説明したように、本発明は、入出力制御装置よ多入
出力インターフェースの種類を指定することに依り、入
出力装置の性能に応じた入出力インターフェースの選択
が可能となシ、かつチャネル装置側と入出力制御装置と
の間のインタ−７エース不整合も回避出来る。
出力インターフェースの種類を指定することに依り、入
出力装置の性能に応じた入出力インターフェースの選択
が可能となシ、かつチャネル装置側と入出力制御装置と
の間のインタ−７エース不整合も回避出来る。
第１図は本発明の一実施例のブロック図である。
１・・・・・・主記憶装置、２・−・・・・入出力処理
装置、３・−・・・・チャネル装置、３−１・−・・・
・チャネル装置共通部、３−２．３−３−・・・入出力
インターフェース制御部、３−４・・・・・・選択回路
、４・・・・・・入出力制御装置、５−１〜５−ｎ＝入
出力装置、１０−１ 、１０−２−−−−−入出力イン
ターフェース、１０−３・・・・−・入出力インターフ
ェース選択指示線。
装置、３・−・・・・チャネル装置、３−１・−・・・
・チャネル装置共通部、３−２．３−３−・・・入出力
インターフェース制御部、３−４・・・・・・選択回路
、４・・・・・・入出力制御装置、５−１〜５−ｎ＝入
出力装置、１０−１ 、１０−２−−−−−入出力イン
ターフェース、１０−３・・・・−・入出力インターフ
ェース選択指示線。
Claims (1)
- 【特許請求の範囲】 複数の入出力装置が接続された入出力制御装置とチャネ
ル装置とを接続する入出力インターフェースの選択方式
において、 前記チャネル装置は同一のハードウェアで複数種類の入
出力インターフェースを制御可能であり、前記入出力イ
ンターフェースはデータ転送制御の為の信号線以外に制
御線を有し、 前記入出力制御装置は自からが用いる入出力インターフ
ェースの種類に基ずき前記制御線を所定の値に設定する
手段を有し、 前記チャネル装置は前記制御線の値に従い複数の種類の
入出力インターフェースの中のいずれかを選択し、前記
入出力制御装置との間のデータ転送を行なう様にしたこ
とを特徴とする入出力インターフェース選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5700890A JPH03257560A (ja) | 1990-03-07 | 1990-03-07 | 入出力インターフェース選択方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5700890A JPH03257560A (ja) | 1990-03-07 | 1990-03-07 | 入出力インターフェース選択方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257560A true JPH03257560A (ja) | 1991-11-18 |
Family
ID=13043427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5700890A Pending JPH03257560A (ja) | 1990-03-07 | 1990-03-07 | 入出力インターフェース選択方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257560A (ja) |
-
1990
- 1990-03-07 JP JP5700890A patent/JPH03257560A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03257560A (ja) | 入出力インターフェース選択方式 | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JP2774347B2 (ja) | 切り替え装置 | |
| JPH0363995A (ja) | デュアルポートメモリ | |
| JPS61216002A (ja) | プロセス制御装置 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPS63118854A (ja) | デ−タ転送制御方式 | |
| JPS60237560A (ja) | システム構成選択方式 | |
| JPH06139178A (ja) | 記憶装置増設装置 | |
| JPH0283717A (ja) | 端末装置制御方法 | |
| JPH04318653A (ja) | 下位装置一斉制御方式 | |
| JPS59132025A (ja) | 割込み制御方式 | |
| JPH06242821A (ja) | プログラマブルコントローラ | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS59226933A (ja) | 通信制御装置 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JPH01284952A (ja) | 機器アドレス設定方式 | |
| JPH0496852A (ja) | バッファメモリ接続制御回路 | |
| JPH03271954A (ja) | 入出力インターフェース選択方式 | |
| JPH01309090A (ja) | 表示制御装置 | |
| JPH01129343A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH02285448A (ja) | データ転送制御方式 | |
| JPS61271686A (ja) | 磁気バブルメモリ装置 | |
| JPH04180146A (ja) | チャネル制御装置 | |
| JPH01199259A (ja) | 仮想端末管理装置 |