JPH03257384A - インサーキットエミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインサーキットエミュレータに関する。

〔従来の技術〕

従来この種のインサーキットエミュレータはロジックア
ナライザのトリガ検出用パルス出力機能は有していなか
った。

〔発明が解決しようとする課題〕

上述した従来のインサーキットエミュレータはロジック
アナライザのトリガ検出用パルス出力機能を有していな
いので、例えばロジックアナライザと併用してデバッグ
等を行なう場合ロジックアナライザ側であるタイミング
でトリガをかけようとしたら全てロジックアナライザ側
で処理しなければならない。（仮にあるアドレスをＣＰ
Ｕがアクセスした時の条件でロジックアナライザのトリ
ガを設定しようとしたら少なくともアドレスラインに数
十本、制御信号に数本のプローブをセットしてやらねば
ならない） 〔課題を解決するための手段〕 本発明のインサーキットエミュレータは、トリガ条件の
設定及び検出を行なうトリガ制御回路と、実際にロジッ
クアナライザに対してトリガ用パルスを発生するパルス
出力機能とを含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

観測する電子回路のＣＰＵソケットにプローブ２を取り
付けてＣＰＵの信号を取り込む。コマンド等は全べてキ
ーボード７から入力し結果をＣＲＴ６に表示する。

トリガ条件の設定及び検出はトリガ制御回路３で行ない
トリガ検出終了次第パルス出力端子１からロジックアナ
ライザに対してトリガ検出用パルスを出力する。

従来のインサーキットエミュレータとしての機能（ＣＰ
Ｕ内のレジスタ内容表示、トレース、メモリのＲ／Ｗ等
）は、エミュレータ制御回路４で行ない採取したデータ
（メモリのダンプリスト、トレース結果等）を保存する
際に外部記憶装置５を用いる。

〔発明の効果〕

以上説明したように本発明インサーキットエミュレータ
は、ロジックアナライザに対してのトリガ検出用パルス
出力機能を持たせる事により、ロジックアナライザと併
用して使用する際にロジックアナライザ側でのトリガ条
件設定作業（プローブの取付け）を軽減できる効果かあ
る。

例えばロジックアナライザ側でｒＣＰＵがあるアドレス
をリードした時」と言う条件でトリガを設定しようとす
ると数十水のプローブを電子回路上のＣＰＵ入出力に取
付けなくてはならないが、本発明のインサーキラｌ−エ
ミュレータ使用の場合にはＣＰＵの入出力信号は全て取
り込んでいる為インサーキットエミュレータ側でトリガ
条件を設定しパルス出力端子をロジックアナライザのプ
ローブにつなぐだけでよい。

ただしインサーキットエミュレータ側でのトリガ設定は
言うまでもないがＣＰＵの入出力信号に対してのみ設定
可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １・・・パルス出力端子、２・・・プローブ、３・・・
トリガ制御回路、４・・・エミュレータ制御回路、５・
・・外部記憶装置、６・・・ＣＲＴ、７・・・キーボー
ド。

Claims (1)

【特許請求の範囲】
1. パーソナルコンピュータ等の電子回路の開発及びメンテ
   ナンス用ツールであるインサーキットエミュレータにお
   いて、ロジックアナライザ（電子回路のタイミング観測
   用ツール）のトリガ検出用パルス出力回路を有する事を
   特徴とするインサーキットエミュレータ。