JPS59189459A - マイクロプロセツサシステムの動作解析装置 - Google Patents
マイクロプロセツサシステムの動作解析装置Info
- Publication number
- JPS59189459A JPS59189459A JP58064794A JP6479483A JPS59189459A JP S59189459 A JPS59189459 A JP S59189459A JP 58064794 A JP58064794 A JP 58064794A JP 6479483 A JP6479483 A JP 6479483A JP S59189459 A JPS59189459 A JP S59189459A
- Authority
- JP
- Japan
- Prior art keywords
- port
- port memory
- control circuit
- read
- microprocessor system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサシステムの動作解・折装置
に関する。
に関する。
従来この種の動作解析装置にお（・ては入力情報を設定
する手段を持たず、入力データをマイクロプロセッサシ
ステムのメモリ上で書き替えるかまたは疑似相手装置を
設けるかして動作解析を行っている。従ってこの動作解
析装置によるマイクロブ胃セッサシステムの動作解析は
非能率的であるかまたは費用が増加するという欠点があ
った。
する手段を持たず、入力データをマイクロプロセッサシ
ステムのメモリ上で書き替えるかまたは疑似相手装置を
設けるかして動作解析を行っている。従ってこの動作解
析装置によるマイクロブ胃セッサシステムの動作解析は
非能率的であるかまたは費用が増加するという欠点があ
った。
本発明の目的は、２ポートメモリを備えることにより上
記欠点を除去し、入力情報の設定および出力情報の監視
を容易に自動的に行（・得るマイクロプロセッサシステ
ムの動作解析装置を提供することにある。
記欠点を除去し、入力情報の設定および出力情報の監視
を容易に自動的に行（・得るマイクロプロセッサシステ
ムの動作解析装置を提供することにある。
本発明によるマイクロプロセッサシステムの動作解析装
置は、２ポートメモリと、該２ポートメーモリへの読出
し書込みを行う手段とを備え、前記２ポートメモリの一
方のボートを被監視システムのパスラインに接続し他方
のポートを前記読出し書込み手段に接続して成り、該読
出し書込み手段から前記２ポートメモリにデータを書き
込み且つ該２ボートメモリ上で出力データの監視を行う
ようになすことを特徴とする特 次に図面を参照して本発明につし・て説明する。
置は、２ポートメモリと、該２ポートメーモリへの読出
し書込みを行う手段とを備え、前記２ポートメモリの一
方のボートを被監視システムのパスラインに接続し他方
のポートを前記読出し書込み手段に接続して成り、該読
出し書込み手段から前記２ポートメモリにデータを書き
込み且つ該２ボートメモリ上で出力データの監視を行う
ようになすことを特徴とする特 次に図面を参照して本発明につし・て説明する。
図は本発明のマイクロプロセッサシステムの動作解析装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
同図にお（・て、動作解析装置は一方のボートＰ、を被
監視システム１のパスライン１０に接続し他方のボート
Ｐ２を制御回路（以下ＣＮＴ）３に接続した２ポートメ
モリ（以下２ＰＭ）２と、前記ＣＮＴ３を介して前記２
ＰＭ２内容の読出し表示を行う表示装置（以下ＤＩＳＰ
）４と、前記ＣＮＴ３に所要の指示を与える電鍵部（以
下ＫＥＹ）５とから成り、前記ＣＮＴ３は前記ＫＥＹ５
からの入力情報の設定、前記２ＰＭ２の指定アドレスの
一定周期での監視、前記ＤＩＳＰ４への出力表示制御等
所定の制御を行う。なお該ＣＮＴ３は通常マイクロコン
ビーータにより構成しソフトウェア制御が行われる。ま
た、前記被監視システム１は前記パスライン１０を介し
て接続されるマイクロプロセッサ（以下ＣＰＵ）１１と
、システム制御プログラムおよびデータを格納するメモ
リ（以下ＭＥＭ）１２と、外部との入出力信号のインタ
フェースを行う入出力ボート（以下ｌ０）１３を含んで
成るマイクロプロセッサシステムである。
監視システム１のパスライン１０に接続し他方のボート
Ｐ２を制御回路（以下ＣＮＴ）３に接続した２ポートメ
モリ（以下２ＰＭ）２と、前記ＣＮＴ３を介して前記２
ＰＭ２内容の読出し表示を行う表示装置（以下ＤＩＳＰ
）４と、前記ＣＮＴ３に所要の指示を与える電鍵部（以
下ＫＥＹ）５とから成り、前記ＣＮＴ３は前記ＫＥＹ５
からの入力情報の設定、前記２ＰＭ２の指定アドレスの
一定周期での監視、前記ＤＩＳＰ４への出力表示制御等
所定の制御を行う。なお該ＣＮＴ３は通常マイクロコン
ビーータにより構成しソフトウェア制御が行われる。ま
た、前記被監視システム１は前記パスライン１０を介し
て接続されるマイクロプロセッサ（以下ＣＰＵ）１１と
、システム制御プログラムおよびデータを格納するメモ
リ（以下ＭＥＭ）１２と、外部との入出力信号のインタ
フェースを行う入出力ボート（以下ｌ０）１３を含んで
成るマイクロプロセッサシステムである。
続いて本実施例の動作につ（・て説明する。２ＰＭ２は
パスライン１０を介してＭＥＭＩ２または工０１３から
のリード、ライト信号により読出し。
パスライン１０を介してＭＥＭＩ２または工０１３から
のリード、ライト信号により読出し。
書込み動作が行われる。また前記２ＰＭ２はポートＰ２
側からＣＮＴ３によって読出し、書込みが行われる。こ
のとき該ＣＮＴ３はＫＥＹ５からの指示により制御動作
を行（・該ＣＮＴ３が監視した結果をＤＩ８Ｐ４に表示
することができる。前記ｌ０１３の一部または全部の動
作を止めて且つ前記ＫＥＹ５により前記２ＰＭ２の入力
データのＩＯアドレス、データおよび送出時間等を設定
すれば、前記ＣＮＴ３は該■０アドレスに対応した該２
ＰＭ２上のアドレスに前記データを書き込む。またＣＰ
ＵＩ １の制御により書き込まれた前記２ＰＭ２上のデ
ータは前記設定時間（例えば１０Ｆ７１Ｓ）後に自動的
に変更される。更に前記ＫＥＹ５から指定したＩＯアド
レスに対応した前記２ＰＭ２上のアドレスを前記ＣＮＴ
３により一定周期で走査するなどして該２ＰＭ２の内容
を監視する。上記の動作はｌ０１３による入力情報の設
定およびＣＮＴ ３による出力情報、の監視について述
べたが、ＭＥＭＩ２による入力情報の設定の場合も同様
の動作となる。
側からＣＮＴ３によって読出し、書込みが行われる。こ
のとき該ＣＮＴ３はＫＥＹ５からの指示により制御動作
を行（・該ＣＮＴ３が監視した結果をＤＩ８Ｐ４に表示
することができる。前記ｌ０１３の一部または全部の動
作を止めて且つ前記ＫＥＹ５により前記２ＰＭ２の入力
データのＩＯアドレス、データおよび送出時間等を設定
すれば、前記ＣＮＴ３は該■０アドレスに対応した該２
ＰＭ２上のアドレスに前記データを書き込む。またＣＰ
ＵＩ １の制御により書き込まれた前記２ＰＭ２上のデ
ータは前記設定時間（例えば１０Ｆ７１Ｓ）後に自動的
に変更される。更に前記ＫＥＹ５から指定したＩＯアド
レスに対応した前記２ＰＭ２上のアドレスを前記ＣＮＴ
３により一定周期で走査するなどして該２ＰＭ２の内容
を監視する。上記の動作はｌ０１３による入力情報の設
定およびＣＮＴ ３による出力情報、の監視について述
べたが、ＭＥＭＩ２による入力情報の設定の場合も同様
の動作となる。
本実施例では前述したように前記ＣＮＴ３は通常マイク
ロコンピュータにより構成されるので、前記入力情報の
設定および出力情報の監視が容易に行われるばかりでな
く自動的にプログラムの試験を行（・、その試験結果を
前記ＤＩＳＰ４に表示できることは明らかである。従っ
て本実施例によれば被監視システム１の動作解析が容易
に行われる。
ロコンピュータにより構成されるので、前記入力情報の
設定および出力情報の監視が容易に行われるばかりでな
く自動的にプログラムの試験を行（・、その試験結果を
前記ＤＩＳＰ４に表示できることは明らかである。従っ
て本実施例によれば被監視システム１の動作解析が容易
に行われる。
なお、被監視システムｌにお（・てはＣＰＵＩ １がＭ
ＥＭＩ ２およびＩＯＩ ３を使用して動作しても・る
ので、動作解析の方法によっては該ＭＥＭ１２およびｌ
０１３の一部若しくは全部の動作を止め特定のアドレス
だけを２ＰＭ２に指定する要がある。すなわち動作解析
の方法として例えば前記ＭＥＭ１２およびｌ０１３のす
べてを使用して被監視システム］を動作させ外部からモ
ニタする方法や、メモリ（ハ前記ＭＥＭＩ ２を使用し
前記■０１３の代りに前記２ＰＭ２を使う方法等の組合
せが考えられる。モニタする場合は前記ＭＥＭＩ ２ま
たはｌ０１３からの書込み動作時に同時に前に２ＰＭ２
にも書込みを行い、前記ＣＰＵＩ １の読出し動作時に
は該ＭＥＭ１２からだけ読み出す（従って前記２ＰＭ２
からは読み出さな（・）ように該２ＰＭ２を制御すれば
、前記被監視システムｌの動作に影響を与えずに入力情
報を自由に設定し出力情報を容易にモニタすることがで
きる。
ＥＭＩ ２およびＩＯＩ ３を使用して動作しても・る
ので、動作解析の方法によっては該ＭＥＭ１２およびｌ
０１３の一部若しくは全部の動作を止め特定のアドレス
だけを２ＰＭ２に指定する要がある。すなわち動作解析
の方法として例えば前記ＭＥＭ１２およびｌ０１３のす
べてを使用して被監視システム］を動作させ外部からモ
ニタする方法や、メモリ（ハ前記ＭＥＭＩ ２を使用し
前記■０１３の代りに前記２ＰＭ２を使う方法等の組合
せが考えられる。モニタする場合は前記ＭＥＭＩ ２ま
たはｌ０１３からの書込み動作時に同時に前に２ＰＭ２
にも書込みを行い、前記ＣＰＵＩ １の読出し動作時に
は該ＭＥＭ１２からだけ読み出す（従って前記２ＰＭ２
からは読み出さな（・）ように該２ＰＭ２を制御すれば
、前記被監視システムｌの動作に影響を与えずに入力情
報を自由に設定し出力情報を容易にモニタすることがで
きる。
以上の説明により明らかなように本発明のマイクロプロ
セッサシステムの動作解析装置によれば、被監視システ
ムの監視を２ポートメモリを介して読出し書込み手段か
ら自動的に行うことにより被監視システムのメモリ上で
の入力データの書替えや疑似相手装置の設置が不要とな
るので、マイクロプロセッサシステムの動作解析を容易
に能率的に行えるばかりでなく、経済化が図れると（・
う効果が生じる。
セッサシステムの動作解析装置によれば、被監視システ
ムの監視を２ポートメモリを介して読出し書込み手段か
ら自動的に行うことにより被監視システムのメモリ上で
の入力データの書替えや疑似相手装置の設置が不要とな
るので、マイクロプロセッサシステムの動作解析を容易
に能率的に行えるばかりでなく、経済化が図れると（・
う効果が生じる。
図は本発明のマイクロプロセッサシステムの動作解析装
置の一実施例を示すブロック図である。 図において、１・・・・・・被監視システム、２・・・
・・・２ポ一トメモリ２ＰＭ、３・・・・・・制御回路
ＣＮＴ、４・・・・・・表示装置ＤＩＳＰ、５・・・・
・・電鍵部ＫＥＹ。 １０・・・・・・パスライン、１１・・・・・・マイク
ロプロセッサＣＰＵ、１２・・・・・・メモリＭＥＭ、
１３・・・・・・入出カポート■Ｏ０
置の一実施例を示すブロック図である。 図において、１・・・・・・被監視システム、２・・・
・・・２ポ一トメモリ２ＰＭ、３・・・・・・制御回路
ＣＮＴ、４・・・・・・表示装置ＤＩＳＰ、５・・・・
・・電鍵部ＫＥＹ。 １０・・・・・・パスライン、１１・・・・・・マイク
ロプロセッサＣＰＵ、１２・・・・・・メモリＭＥＭ、
１３・・・・・・入出カポート■Ｏ０
Claims (1)
- ２ポートメモリと、該２ポートメモリへの読出し書込み
を行う手段とを備え、前記２ポートメモリの一方のポー
トを被監視システムのパスラインに接続し他方のボート
を前記読出し書込み手段に接続して成り、該読出し書込
み手段から前記２ポートメモリにデータを書き込み且つ
該２ボートメモリ上で出力データの監視を行うようにな
すことを特徴とするマイクロプロセッサシステムの動作
解析装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064794A JPS59189459A (ja) | 1983-04-13 | 1983-04-13 | マイクロプロセツサシステムの動作解析装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064794A JPS59189459A (ja) | 1983-04-13 | 1983-04-13 | マイクロプロセツサシステムの動作解析装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59189459A true JPS59189459A (ja) | 1984-10-27 |
Family
ID=13268495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58064794A Pending JPS59189459A (ja) | 1983-04-13 | 1983-04-13 | マイクロプロセツサシステムの動作解析装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189459A (ja) |
-
1983
- 1983-04-13 JP JP58064794A patent/JPS59189459A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5022028A (en) | Software verification apparatus | |
| US5850512A (en) | Bus analyzer and method for testing internal data paths thereof | |
| JPS59189459A (ja) | マイクロプロセツサシステムの動作解析装置 | |
| JP3281502B2 (ja) | 表示制御装置及び情報処理装置及び制御方法 | |
| JPS5835646A (ja) | 中央処理システムの動作解析装置 | |
| KR100291016B1 (ko) | 디버깅 모듈 추가/삭제방법 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JP2003263340A (ja) | デバッグ装置 | |
| KR970076257A (ko) | 시리얼 버스 테이터 모니터링 장치 및 그 방법 | |
| JP3414281B2 (ja) | テスト装置 | |
| JPS6175440A (ja) | プログラム品質評価装置 | |
| JPS5887639A (ja) | 情報処理装置 | |
| JPH04205036A (ja) | トレーサ回路 | |
| JPS6027422B2 (ja) | マイクロコンピュ−タユニット試験装置 | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPH1185559A (ja) | エミュレータ | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPH09204342A (ja) | 監視制御システムのデータベース整合方式 | |
| JPH05165671A (ja) | プログラムデバッグ装置 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPH01253043A (ja) | 入出力制御装置 | |
| JPH01166142A (ja) | マイクロコンピュータの入力出力チェック方法 | |
| JPS6237748A (ja) | フア−ムウエアによるトリガ信号発生方式 | |
| JPS62204365A (ja) | 情報処理システム | |
| JPH0476755A (ja) | データ処理装置 |