JPH03250656A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH03250656A
JPH03250656A JP4539390A JP4539390A JPH03250656A JP H03250656 A JPH03250656 A JP H03250656A JP 4539390 A JP4539390 A JP 4539390A JP 4539390 A JP4539390 A JP 4539390A JP H03250656 A JPH03250656 A JP H03250656A
Authority
JP
Japan
Prior art keywords
terminals
pitch
patterns
terminal
array terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4539390A
Other languages
English (en)
Inventor
Mitsuo Ota
太田 充男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4539390A priority Critical patent/JPH03250656A/ja
Publication of JPH03250656A publication Critical patent/JPH03250656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフラットパッケージ集積回路における端子の配
置およびプリント配線板上の配線に関する。
〔従来の技術〕
現状一般に用いられているパッケージとして端子を1辺
あたり2列以上に配置した部品は特開昭63−4885
2のように外側にフラットリード、内側に挿入ピンを配
置したものや、特開平1−23560のように上と下の
2列に配置したものがある。
〔発明が解決しようとする課題〕
端子を1辺あたり2列以上に配置する場合に、内側端子
からのプリント配線パターンを部品外側に引き出した方
が配線を容易に行うことができるが、内側列端子からの
引き出しパターンが通れるように端子ピッチを広げると
全体の端子密度を上げることができず、端子を1辺あた
り2列に配置した効果が小さくなるという問題がある。
本発明の目的は端子を1辺あたり2列に配置したフラッ
トパッケージ集積回路においてパターン引き呂しを容易
にしながら端子密度を上げることにある。
〔課題を解決するための手段〕
上記目的を達成するために、外側列の端子ピッチを内側
列の端子ピッチよりも大きくして外側列端子の取付パタ
ーンの間を内側列端子の引き出しパターンが2本以上通
過できるようにしたものである。
また、端子密度を上げるためには内側列の端子ピッチを
物理限界まで小さくしたものである。
〔作用〕
外側列端子の端子ピッチは内側列端子の端子ピッチより
も大きい。それによって外側列端子の取付パターンの間
を内側列端子の引き呂しパターンが2本以上通過するこ
とができ、内側列端子からの引き出しパターンを全て外
側に取り出せるので、配線が容易になる。
〔実施例〕
以下、本発明の一実施例を第1図〜第3図により説明す
る。
フラットパッケージ集積回路1は外側列端子2と内側列
端子3の2列の端子を有する。内側列端子3のピッチは
物理限界まで小さくし、外側列端子2のピッチは外側列
端子取付パターン4の間を内側列端子の引き比しパター
ン6が2水通過できるように内側列端子3のピッチの2
倍とする。
本実施例によれば内側列端子3からの引き出しパターン
6が全て部品外側に引き呂すことができるので配線が容
易になるという効果がある。また、内側列端子3のピッ
チは物理限界まで小さくしているため端子密度の向上お
よび高密度実装の効果がある。
〔発明の効果〕
本発明によれば、フラットパッケージ集積回路において
プリント配線パターンの引き呂しを容易にしながら端子
密度を最大限に上げることができるので、高密度実装化
の効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のフラットパッケージ集積回
路の側面図、第2図は第1図のフラットパッケージ集積
回路の平面図、第3図は第1図のフラットパッケージ集
積回路に対する取付パターンおよび引き出しパターンを
示す図である。 ]、・・・フラットパッケージ集積回路、2・・・外側
列端子、3・・・内側列端子、4・・・外側端子取付パ
ターン、5・・・内側列端子取付パターン、6・・・引
き出しパターン。

Claims (1)

    【特許請求の範囲】
  1. 1、2辺または4辺に端子を有するフラットパッケージ
    集積回路において端子を1辺あたり2列以上に配置して
    外側列の端子ピッチを内側列の端子ピッチよりも大きく
    したことを特徴とする集積回路。
JP4539390A 1990-02-28 1990-02-28 集積回路 Pending JPH03250656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4539390A JPH03250656A (ja) 1990-02-28 1990-02-28 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4539390A JPH03250656A (ja) 1990-02-28 1990-02-28 集積回路

Publications (1)

Publication Number Publication Date
JPH03250656A true JPH03250656A (ja) 1991-11-08

Family

ID=12718022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4539390A Pending JPH03250656A (ja) 1990-02-28 1990-02-28 集積回路

Country Status (1)

Country Link
JP (1) JPH03250656A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry

Similar Documents

Publication Publication Date Title
JP3111053B2 (ja) 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板
US3670208A (en) Microelectronic package, buss strip and printed circuit base assembly
US4393581A (en) Method of forming leads on a lead frame
JPH03250656A (ja) 集積回路
JPH01205456A (ja) Lsi用多ピンケース
JPH10290058A (ja) プリント基板
JPH02125650A (ja) 半導体装置用パッケージ
JP2646710B2 (ja) Sop型smdの両面実装プリント板
JPH0543512Y2 (ja)
JPS6169159A (ja) 集積回路装置
JPH04367256A (ja) 半導体集積回路装置
JP2785475B2 (ja) 半導体素子搭載用配線装置
JPH056683Y2 (ja)
JP2002124742A (ja) プリント配線板、接続部品、及び電子機器
JPH0774284A (ja) 電子部品搭載用基板
JP2005005601A (ja) 印刷回路配線板の配線レイアウト構造
JPH05335058A (ja) 多ピン面実装コネクタ装置
JPH0645474A (ja) 半導体装置
KR19980030136A (ko) 시간대 배선율을 높일 수 있는 인쇄 회로 기판
JPH02125648A (ja) 半導体装置パッケージ
JPH04239166A (ja) 電子部品
JPH0342900A (ja) 集積回路ケース
JPH05315759A (ja) 多層印刷配線基板の配線構造
JPS59136956A (ja) 半導体装置
JPH02270361A (ja) 半導体記憶装置