JPH0342900A - 集積回路ケース - Google Patents
集積回路ケースInfo
- Publication number
- JPH0342900A JPH0342900A JP17868689A JP17868689A JPH0342900A JP H0342900 A JPH0342900 A JP H0342900A JP 17868689 A JP17868689 A JP 17868689A JP 17868689 A JP17868689 A JP 17868689A JP H0342900 A JPH0342900 A JP H0342900A
- Authority
- JP
- Japan
- Prior art keywords
- external input
- integrated circuit
- wiring board
- output terminals
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000011962 puddings Nutrition 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積回路ケースの構造に関し、特にプリント配
線基板の引き出し配線パターンの局部的な混雑を解消し
た集積回路ケースに関する６（従来の技術） 従来、この種の集積回路ケースは、集積回路に接続され
た外部入出力端子を有し、他の部品と共に直接プリント
配線基板に実装する方式が採用されていた。
線基板の引き出し配線パターンの局部的な混雑を解消し
た集積回路ケースに関する６（従来の技術） 従来、この種の集積回路ケースは、集積回路に接続され
た外部入出力端子を有し、他の部品と共に直接プリント
配線基板に実装する方式が採用されていた。
一方、集積回路ケースについては、増加する外部入出力
端子を収容するために、四角形のケース四辺に複数列の
入出力ビンを立設したビングリッドアレイ方式が採用さ
るようになった。
端子を収容するために、四角形のケース四辺に複数列の
入出力ビンを立設したビングリッドアレイ方式が採用さ
るようになった。
しかし、近年集積回路技術の発展が目覚ましく、それに
伴い外部入出力端子の数がさらに増加の一途をたどって
いる。
伴い外部入出力端子の数がさらに増加の一途をたどって
いる。
（発明が解決しようとする課題）
したがって、これらの集積回路ケースをプリント配線基
板に実装した場合、その占有面積に対して入出力端子の
数が非常に多くなり、該入出力端子から引き出すための
パターンが、必然的に一箇所に集中することになる。通
常、そのパターンは、特定の入出力端子列の上下左右に
おいて互いに交差する場合が多く、さらに他のパターン
もその箇所を通過するため、必要チャネル数が増加する
。第７図は、従来のプリント配線基板に部品が実装され
た状態を示す斜視図であり、プリント配線基板１５上に
複数のＩＣ５が実装され、また中央に集積回路ケース１
３が実装されている。第８図はその配線例を示す図であ
って、外部入出力端子実装用スルーホール１６かも引き
出されるパターン１７が複雑に交差するため、高密度配
線となる問題があった。
板に実装した場合、その占有面積に対して入出力端子の
数が非常に多くなり、該入出力端子から引き出すための
パターンが、必然的に一箇所に集中することになる。通
常、そのパターンは、特定の入出力端子列の上下左右に
おいて互いに交差する場合が多く、さらに他のパターン
もその箇所を通過するため、必要チャネル数が増加する
。第７図は、従来のプリント配線基板に部品が実装され
た状態を示す斜視図であり、プリント配線基板１５上に
複数のＩＣ５が実装され、また中央に集積回路ケース１
３が実装されている。第８図はその配線例を示す図であ
って、外部入出力端子実装用スルーホール１６かも引き
出されるパターン１７が複雑に交差するため、高密度配
線となる問題があった。
他方、ビングリッドアレイ方式以外の部品は、パターン
の集中もなく、比較的必要チャネル数は少ないが、プリ
ント配線基板は最も多く必要とするチャネル数で仕様が
決まるので、集積回路ケース回りだけのためにプリン１
−配線基板の層数を増加させ、あるいはファインパター
ン化が必要となり、歩留り低下による原価高を招く欠点
があった。
の集中もなく、比較的必要チャネル数は少ないが、プリ
ント配線基板は最も多く必要とするチャネル数で仕様が
決まるので、集積回路ケース回りだけのためにプリン１
−配線基板の層数を増加させ、あるいはファインパター
ン化が必要となり、歩留り低下による原価高を招く欠点
があった。
本発明はかかる事情に鑑みてされたものであり、その課
題は、プリント配線基板の配線パターンの局部的な混雑
を解消し、その引き出しを容易にすることである。
題は、プリント配線基板の配線パターンの局部的な混雑
を解消し、その引き出しを容易にすることである。
（課題を解決するための手段）
上記課題を解決するために、本発明は以下のような構成
とし”Ｃいる。即ち、集積回路に接続された外部入出力
端子を備え、また該外部入出力端子の周囲に未接続外部
入出力端子を配設した集積回路チップと、外部入出力端
子用スルーホール及び未接続外部入出力端子用スルーホ
ールが設けられ、任意の上記外部入出力端子用スルーホ
ール及び該未接続外部入出力端子用スルーホール間を所
定のパターンにより接続した接続用プリント配線基板と
からなり、上記外部入出力端子と未接続外部入出力端子
を、上記外部入出力端子用スルーホール及び未接続外部
入出力端子用スルーホールに夫々挿通させて、上記集積
回路チップと接続用配線基板とを一体に接続してなるも
のである。
とし”Ｃいる。即ち、集積回路に接続された外部入出力
端子を備え、また該外部入出力端子の周囲に未接続外部
入出力端子を配設した集積回路チップと、外部入出力端
子用スルーホール及び未接続外部入出力端子用スルーホ
ールが設けられ、任意の上記外部入出力端子用スルーホ
ール及び該未接続外部入出力端子用スルーホール間を所
定のパターンにより接続した接続用プリント配線基板と
からなり、上記外部入出力端子と未接続外部入出力端子
を、上記外部入出力端子用スルーホール及び未接続外部
入出力端子用スルーホールに夫々挿通させて、上記集積
回路チップと接続用配線基板とを一体に接続してなるも
のである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は本発明の集積回路ケースの斜視図である。集積
回路ケースｌの裏面には、該集積回路ケースｌ内の集積
回路と接続された複数の外部入出力端子２が立設され、
さらにその外側の周囲には未接続外部入出力端子３を配
設している。また上記集積回路ケース１には、接続用プ
リント配線基板４が重合装着されている。即ち、該接続
用プリント配線基板４の重合面には、上記複数の外部入
出力端子２及び未接続外部入出力端子３が挿通する、外
部入出力端子用スルーホール５及び未接続外部入出力端
子用スルーホール６が設けられ、これらに上記外部入出
力端子２及び未接続外部入出力端子３が挿通している。
回路ケースｌの裏面には、該集積回路ケースｌ内の集積
回路と接続された複数の外部入出力端子２が立設され、
さらにその外側の周囲には未接続外部入出力端子３を配
設している。また上記集積回路ケース１には、接続用プ
リント配線基板４が重合装着されている。即ち、該接続
用プリント配線基板４の重合面には、上記複数の外部入
出力端子２及び未接続外部入出力端子３が挿通する、外
部入出力端子用スルーホール５及び未接続外部入出力端
子用スルーホール６が設けられ、これらに上記外部入出
力端子２及び未接続外部入出力端子３が挿通している。
上記外部入出力端子用スルーホール５及び未接続外部入
出力端子用スルーホール６の間はパターン７で互いに接
続しである。該パターン７は、上記外部入出力端子２及
び未接続外部入出力端子３の数等に応じ、任意に構成す
るが、上記パターン７により接続された上記外部入出力
端子用スルーホール５及び未接続外部入出力端子用スル
ーホール６に挿通した上記外部入出力端子２及び未接続
外部入出力端子３は互いに接続された状態となる。
出力端子用スルーホール６の間はパターン７で互いに接
続しである。該パターン７は、上記外部入出力端子２及
び未接続外部入出力端子３の数等に応じ、任意に構成す
るが、上記パターン７により接続された上記外部入出力
端子用スルーホール５及び未接続外部入出力端子用スル
ーホール６に挿通した上記外部入出力端子２及び未接続
外部入出力端子３は互いに接続された状態となる。
第４図は、プリント配線基板９に上記集積回路ケースｌ
とＩＣ８とを実装した状態を示す図であり、集積回路ケ
ース１が配置された箇所は、上記接続用プリント配線基
板４とプリント配線基板９が重合しでいる構造となって
いる。
とＩＣ８とを実装した状態を示す図であり、集積回路ケ
ース１が配置された箇所は、上記接続用プリント配線基
板４とプリント配線基板９が重合しでいる構造となって
いる。
第５図は、プリント配線基板９の配悄例を示す平面図で
あり、外部入出力端子実装用スルーホール１０と未接続
外部入出力端子実装用スルーホール１■間は、引き出し
配線用パターン■２で接続されている。集積回路ケース
１との間に接続用ブノント配線基板４を介在させ上記パ
ターン７を設けて、特定のスルーホールに配線が集中す
るのを回避したから、上記引き出し配線板パターン１２
が複雑に交差することがなくなる。
あり、外部入出力端子実装用スルーホール１０と未接続
外部入出力端子実装用スルーホール１■間は、引き出し
配線用パターン■２で接続されている。集積回路ケース
１との間に接続用ブノント配線基板４を介在させ上記パ
ターン７を設けて、特定のスルーホールに配線が集中す
るのを回避したから、上記引き出し配線板パターン１２
が複雑に交差することがなくなる。
（発明の効果）
以上説明したように本発明は、集積回路に接続された外
部入出力端子を備え、また該外部入出力端子の周囲に未
接続外部入出力端子を配設した集積回路チップと、外部
入出力端子用スルーホール及び未接続外部入出力繻子用
スルーホールが設けられ、任意の上記外部入出力端子用
スルーホール及び該未接続外部入出力端子用スルーホー
ル間を所定のパターンにより接読した接読用プリント配
線基板とからなり、上記外部入出力端子と未接読外部入
出力端子を、上記外部入出力端子用スルホール及び未接
続外部入出力端子用スルーホールに夫々挿通させて、上
記集積回路チップと接続用配線基板とを一体に接続して
なるから、プリント配線基板の引き出し配線パターンの
局部的な混雑を解消し、ファインパターン化が不要でか
つ局数の少ない安価なプリント配線基板を迅速に供給で
きる効果がある。
部入出力端子を備え、また該外部入出力端子の周囲に未
接続外部入出力端子を配設した集積回路チップと、外部
入出力端子用スルーホール及び未接続外部入出力繻子用
スルーホールが設けられ、任意の上記外部入出力端子用
スルーホール及び該未接続外部入出力端子用スルーホー
ル間を所定のパターンにより接読した接読用プリント配
線基板とからなり、上記外部入出力端子と未接読外部入
出力端子を、上記外部入出力端子用スルホール及び未接
続外部入出力端子用スルーホールに夫々挿通させて、上
記集積回路チップと接続用配線基板とを一体に接続して
なるから、プリント配線基板の引き出し配線パターンの
局部的な混雑を解消し、ファインパターン化が不要でか
つ局数の少ない安価なプリント配線基板を迅速に供給で
きる効果がある。
第１図は本発明の集積回路ケースの斜視図、第２図はそ
の裏面の斜視図、第３図は接続用プリント配線基板の配
線例を示す平面図、第４図は集積回路ケースとＩＣとを
ＩＣ実装プリント配線基板に装着した場合の斜視図、第
５図はプリント配線基板の配線例を示す一部平面図、第
６図は従来の集積回路ケースの裏面の斜視図、第７図は
従来の集積回路ケースとＩＣの実装例を示す斜視図、第
８図は従来のプリント配線基板の配線例を示す一部平面
図である。 １．１３ 集積回路ケース ２．１４：外部入出力端子 ３：未接続外部入出力端子 ４．１５：接続用プリント配線基板 ５ 外部入出力端子用スルーホール ６・未接続外部入出力端子用スルーホール７・パターン
の裏面の斜視図、第３図は接続用プリント配線基板の配
線例を示す平面図、第４図は集積回路ケースとＩＣとを
ＩＣ実装プリント配線基板に装着した場合の斜視図、第
５図はプリント配線基板の配線例を示す一部平面図、第
６図は従来の集積回路ケースの裏面の斜視図、第７図は
従来の集積回路ケースとＩＣの実装例を示す斜視図、第
８図は従来のプリント配線基板の配線例を示す一部平面
図である。 １．１３ 集積回路ケース ２．１４：外部入出力端子 ３：未接続外部入出力端子 ４．１５：接続用プリント配線基板 ５ 外部入出力端子用スルーホール ６・未接続外部入出力端子用スルーホール７・パターン
Claims (1)
- 集積回路に接続された外部入出力端子を備え、また該外
部入出力端子の周囲に未接続外部入出力端子を配設した
集積回路チップと、外部入出力端子用スルーホール及び
未接続外部入出力端子用スルーホールが設けられ、任意
の上記外部入出力端子用スルーホール及び該未接続外部
入出力端子用スルーホール間を所定のパターンにより接
続した接続用プリント配線基板とからなり、上記外部入
出力端子と未接続外部入出力端子を、上記外部入出力端
子用スルーホール及び未接続外部入出力端子用スルーホ
ールに夫々挿通させて、上記集積回路チップと接続用配
線基板とを一体に接続してなることを特徴とする集積回
路ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17868689A JPH0342900A (ja) | 1989-07-11 | 1989-07-11 | 集積回路ケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17868689A JPH0342900A (ja) | 1989-07-11 | 1989-07-11 | 集積回路ケース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0342900A true JPH0342900A (ja) | 1991-02-25 |
Family
ID=16052777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17868689A Pending JPH0342900A (ja) | 1989-07-11 | 1989-07-11 | 集積回路ケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342900A (ja) |
-
1989
- 1989-07-11 JP JP17868689A patent/JPH0342900A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0915516A2 (en) | Substrate for stacked module and stacked module | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JP3745176B2 (ja) | プリント配線板 | |
| US5061825A (en) | Printed circuit board design for multiple versions of integrated circuit device | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| US6744130B1 (en) | Isolated stripline structure | |
| JPS59144155A (ja) | 集積回路パツケ−ジ | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| JPH0342900A (ja) | 集積回路ケース | |
| US6295220B1 (en) | Memory bar and related circuits and methods | |
| JPH04335561A (ja) | 半導体装置 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH0325879A (ja) | Ｌｓｉソケット | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JPH06216305A (ja) | 積層型電子部品 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP3535213B2 (ja) | 半導体装置 | |
| JP3240376B2 (ja) | Ｉｃの高密度実装方法 | |
| JP2664720B2 (ja) | Ｉｃ実装装置 | |
| JPS63161638A (ja) | 半導体集積回路の電源配線方法 | |
| JPH0644122Y2 (ja) | ユニバーサル基板 | |
| JPH01310597A (ja) | 多層回路配線基板の補修パターン構造 | |
| JPH10233462A (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
| JP2608915B2 (ja) | Ｉｃ実装装置 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 |