JPH03248471A - 電界効果型トランジスタ - Google Patents

電界効果型トランジスタ

Info

Publication number
JPH03248471A
JPH03248471A JP4498590A JP4498590A JPH03248471A JP H03248471 A JPH03248471 A JP H03248471A JP 4498590 A JP4498590 A JP 4498590A JP 4498590 A JP4498590 A JP 4498590A JP H03248471 A JPH03248471 A JP H03248471A
Authority
JP
Japan
Prior art keywords
thin film
film layer
gate
oxide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4498590A
Other languages
English (en)
Inventor
Hiroshi Iwata
岩多 浩志
Keiichi Sano
佐野 景一
Satoshi Ishida
聡 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4498590A priority Critical patent/JPH03248471A/ja
Publication of JPH03248471A publication Critical patent/JPH03248471A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、電界効果型トランジスタに係り、特にゲート
絶縁膜中の金属原子等の不動態化、安定化に適したゲッ
タリング効果及び水素パッシベーション効果を有する電
界効果型トランジスタに関する。
(ロ)従来の技術 従来、半導体装置の製造分野において、特に、電界効果
型トランジスタ(以下、MOSと略記する。)を用いた
集積回路、あるいは薄膜トランジスタ(以下、TPTと
略記する。)においては。
シリコン基板上または、ガラス等の絶縁性基板上に形成
された半導体薄膜上に、酸化シリコン(5iOi)から
なるゲート絶縁膜を形成し、このゲート絶縁膜上にレジ
スト膜を塗布し、その後、所望のエツチング、リソグラ
フィ等の処理を行いゲート絶縁膜上のレジスト膜を除去
してから、新たなゲート絶縁膜を形成することなく、そ
の上にゲートN極を形成している。
そのため、レジスト膜やエツチング工程等において金属
原子等がゲート絶縁膜中に入り込みやすく、金属原子等
の多量に含むゲート絶縁膜を使用することになる。この
ため、トランジスタのスレッショルド電圧がばらつき、
半導体装置の設計上の種々の制約となっていた。
そこで、このゲート絶縁膜中の金属原子等を不動態化す
るためのゲッタリング方法が種々提案されている1例え
ば、特開平1−217926号公報(HOIL21/3
16)に開示されているように、シリコン基板にゲート
酸化膜を形成した後に、塩素雰囲気下でゲート酸化膜上
に光を照射し、光励起塩素処理を行うことにより、ゲー
ト酸化膜中の金属原子等の不動態化を図る方法がある。
(ハ)発明が解決しようとする課題 しかしながら、上述した光励起塩素処理方法では、光源
を備えた塩素雰囲気を有するゲラクリング処理装置を必
要とし、その装置が大型になり、製造コストが高くなる
と共に、その処理工程が複雑になるという問題があった
本発明は上述した従来の問題点に鑑みなされたものにし
て、半導体素子自体でゲッタリング効果を有する半導体
装置を提供することをその課題とする。
(ニ)課題を解決するための手段 本発明は、ゲート絶縁膜とゲート電極との間に、タング
ステン、モリブデンまたはバナジウムの酸化物を生成物
とする薄膜層を介在せしめたことを特徴とする。
(ホ)作用 本発明は、ゲート、ドレイン間に負バイアスを与えるこ
とにより、上記薄膜層を構成する酸化物とゲート絶縁膜
中に存在する金属原子イオンが反応し、薄膜層中にゲッ
タリングされる。この反応は印加バイアスの正負を逆に
しない限り保持される。従って、薄膜層中にゲッタリン
グされた金属原子が再びゲート絶縁膜中に戻ることはな
く、金属原子等が不動態化しトランジスタ特性が安定す
る。
また、ゲート、ドレイン間に正バイアスを与えることに
より、上記薄膜層中に入っていた水素イオンがチャンネ
ル部に導入され、粒界のタンプリングポンドをパッシベ
ーションする。
(へ)実施例 以下、本発明の実施例を図面に従い説明する。
第1図は、本発明をTPTに適用した場合の断面図であ
る。
第1図において、(1)はガラス等からなる透明基板、
〔2〕はこの基板(1)上に形成された酸化シリコン(
SiO□)からなる絶縁膜、(3)はこの絶縁膜(2)
上に形成された多結晶シリコンからなる半導体薄膜であ
る。
(4)(5)は、半導体薄膜(3)にP型溝電型の不純
物としてボロンがドープされたソース及びドレイン領域
である。
(6)は半導体薄膜(3)のチャンネル領域(7)上に
形成された酸化シリコン(SxOz) 、窒化シリコン
(5iNx)などからなるゲート絶縁膜、(8)はゲー
ト絶縁M(6)上に設けられたタングステン酸化物(N
o、 ) 、モリブデン酸化物(MOO3)またはバナ
ジウム酸化物(v、oS) (7)中から退択された酸
化物を主成分とする薄膜層である。
(9)はこの薄膜層(8)上に形成されたクロム(Cr
)などの金属あるいは多結晶シリコンからなるゲート電
極である。
尚、前述したソース領域(4)及びドレイン領域(5)
は通常ゲート電極(9)を形成した後、このゲート電極
(9)をマスクとするセルファラインにより形成される
(1a)はSiO□、SiNx等からなるパッシベーシ
ョン膜である。
(11)はソース電極、(12)はドレイン電極であり
、パッシベーション膜(10)に形成された窓を介して
A1等の金属からなるソース電極(11)がソース領域
(4)と、ドレイン電極(12)がトレイン領域(5)
と夫々オーミンクコンタクトしている。
このように第1図に示した本実施例はPチャンネルのエ
ンハンストメント型TPTを構成し、このTPTは第1
図に示すように、ゲート電極(9)とドレイン電極(1
2)との間に、負のバイアスを与えて駆動される。
さて、本発明においては、ゲート側を負にすると、ゲー
ト絶縁膜(6)に存在するナトリウム(Na)などの金
属原子が薄膜層(8)の酸化物と反応してゲッタリング
される0例えば、薄膜層(8)として、タングステンの
酸化物(WOW )を用いた場合、以下の反応が生じ、
ゲート絶縁膜(6)中に存在したNa”イオンが薄膜層
(8)にゲッタリングされ、不動態化し安定する。
No、 + xNa″″+xe−−4NaxWOx  
(0<x<1)この反応は、印加電圧の極性を逆にしな
い限り保持され、WOsからなる薄膜層(8)中にゲッ
タリングされたNa”イオンが再びゲート絶縁膜(6)
中に戻ることがなく、動作電圧の安定したトランジスタ
が得られる。
第2図は上述した本発明のTPTのゲート側を負にした
場合のスレッショルド電圧の変動(Δv th)と時間
との関係を示す特性図である。
この第2図から明らかなように、TPTを動作させると
前述した反応が生じ、Naなとの金属原子が時間の経過
に伴いゲッタリングされるため、スレッショルド電圧の
変動が小さくなり、約24秒経過後では変動が0となっ
た。
このように、本発明ではPチャンネルのエンハンストメ
ント型トランジスタを駆動することにより、自動的にゲ
ッタリングが行なわれる。
第3図は本発明の他の実施例を示す断面図である。この
実施例においては、nチャンネルのエンハンストメント
型TPTを構成する。そのために、n型のソース領域(
4゛)及びドレイン領域(5°)を形成するべく、両領
域にはn型のドーパントとしてリン(P)がドープされ
ている。そして、薄膜層(8)としてタングステンブロ
ンズ(HxWO,)が用いられる。
而して、このTPTを駆動するために、ゲート電極(9
)とドレイン電極(12)間に正のバイアスを印加する
と、次に示す反応が生じる。
HxWOs  =  xH” +   xe−+ w0
3   (0<x<11このように、この実施例におい
ては、薄膜層(8)のH,WO,中に入っていたH1イ
オンがチャンネル部に導入される。従って、粒界のタン
プリングボンドがパッシベーションされる。
尚、上述した実施例では、TPTについて説明したが、
通常のシリコン基板中に形成する電界効果型トランジス
タに適用できることは言うまでもない。
(ト)発明の詳細 な説明したように、本発明は、ゲート絶縁膜とゲート電
極との間にタングステン、モリブデンまたはバナジウム
の酸化物を主成分とする薄膜層を介在させているので、
このトランジスタを負バイアス動作させることにより、
薄膜層の反応より薄膜層中に金属原子等がゲッタリング
され、トランジスタ特性を安定化することができる。
また、このトランジスタに正バイアスを与^ることによ
り、薄膜層中に入っていた水素イオンがチャンネル部に
導入され、粒界のダンプリングボンドをパッシベーショ
ンすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は本発
明に係るTPTを駆動した時のスレッショルド電圧の変
動を示す特性図、第3図は本発明の他の実施例を示す断
面図である。 1・・・基板、3・・・半導体薄膜、4・・・ソース領
域、5・・・ドレイン領域、6・・・チャンネル、7・
・・ゲート絶縁膜、8・・・薄膜層、9・・・ゲート電
極、11・・・ソース電極、12・・・ トレイン電極

Claims (1)

    【特許請求の範囲】
  1. (1)ゲート絶縁膜とゲート電極との間に、タングステ
    ン、モリブデンまたはバナジウムの酸化物を生成物とす
    る薄膜層を介在せしめたことを特徴とする電界効果型ト
    ランジスタ。
JP4498590A 1990-02-26 1990-02-26 電界効果型トランジスタ Pending JPH03248471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4498590A JPH03248471A (ja) 1990-02-26 1990-02-26 電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4498590A JPH03248471A (ja) 1990-02-26 1990-02-26 電界効果型トランジスタ

Publications (1)

Publication Number Publication Date
JPH03248471A true JPH03248471A (ja) 1991-11-06

Family

ID=12706755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4498590A Pending JPH03248471A (ja) 1990-02-26 1990-02-26 電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JPH03248471A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016256A (ja) * 2000-06-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016256A (ja) * 2000-06-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Similar Documents

Publication Publication Date Title
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
JPH06342883A (ja) Mosfetおよびcmosデバイス
US4603472A (en) Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation
JP2000294787A (ja) 半導体装置の製造方法
JPH03248471A (ja) 電界効果型トランジスタ
JPS63169757A (ja) 大規模集積回路を放射線に対して強化する方法
JPS63261880A (ja) 薄膜トランジスタの製造方法
JP3380516B2 (ja) 半導体装置及びその作製方法
JPS61292963A (ja) 半導体装置およびその製造方法
JP3923141B2 (ja) 半導体装置およびその作製方法
JPH0351313B2 (ja)
JPS5847860B2 (ja) ハンドウタイソウチ
EP0152625A2 (en) Method for fabricating a semiconductor device having a polycrystalline silicon-active region.
JPH1079516A (ja) 半導体装置およびその作製方法
JP3481902B2 (ja) Tftアレイの製造方法
JPH0612826B2 (ja) 薄膜トランジスタの製造方法
JPS62248256A (ja) 半導体装置
JPH01286366A (ja) 半導体装置の製造方法
JP2001093986A (ja) Mosデバイス、及びその製造方法
JP2705550B2 (ja) Cmos薄膜トランジスタおよびその製造方法
JPH05110098A (ja) 薄膜mos型トランジスタ
JPH0992825A (ja) 半導体装置およびその製造方法
JP4543454B2 (ja) Tft集積回路及びその製造方法
JPH01264264A (ja) 半導体装置
JPH11135801A (ja) 薄膜トランジスタの製造方法