JPH03241761A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03241761A JPH03241761A JP3750590A JP3750590A JPH03241761A JP H03241761 A JPH03241761 A JP H03241761A JP 3750590 A JP3750590 A JP 3750590A JP 3750590 A JP3750590 A JP 3750590A JP H03241761 A JPH03241761 A JP H03241761A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- silicon
- trenches
- silicon oxide
- deep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 25
- 239000010703 silicon Substances 0.000 abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- OYLGJCQECKOTOL-UHFFFAOYSA-L barium fluoride Chemical compound [F-].[F-].[Ba+2] OYLGJCQECKOTOL-UHFFFAOYSA-L 0.000 description 2
- 229910001632 barium fluoride Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- FVRNDBHWWSPNOM-UHFFFAOYSA-L strontium fluoride Chemical compound [F-].[F-].[Sr+2] FVRNDBHWWSPNOM-UHFFFAOYSA-L 0.000 description 2
- 229910001637 strontium fluoride Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体装置に係り、特に誘電体分離された半
導体島を形成することにより素子分離をおこなった半導
体装置に関する。
導体島を形成することにより素子分離をおこなった半導
体装置に関する。
(従来の技術)
半導体装置の高集積化は進む一方であり、高集積化に伴
う重大な問題の1つに素子分離の問題がある。素子領域
を低減させることなく、完全な素子分離をおこなうべく
様々な工夫がなされている。
う重大な問題の1つに素子分離の問題がある。素子領域
を低減させることなく、完全な素子分離をおこなうべく
様々な工夫がなされている。
その1つに、S OI (SILICON ON l
N5ULATOR)構造がある。これは、絶縁物上に半
導体素子領域を分離して形成することにより、寄生素子
の低減や高耐圧化をはかろうとするものである。
N5ULATOR)構造がある。これは、絶縁物上に半
導体素子領域を分離して形成することにより、寄生素子
の低減や高耐圧化をはかろうとするものである。
この製造方法としては、絶縁膜上に選択的に半導体層を
エピタキシャル成長する方法、半導体基板にエツチング
や酸化処理を行う方法などがある。
エピタキシャル成長する方法、半導体基板にエツチング
や酸化処理を行う方法などがある。
この後者の方法の1つに、半導体基板表面に溝を掘り、
該溝に囲まれた島の底部のみを誘電体化し、誘電体分離
のなされたS OI (SILICON ON lN5
ULATOR)構造の半導体島を形成した半導体基板(
以下SO1基板と称す)がある。
該溝に囲まれた島の底部のみを誘電体化し、誘電体分離
のなされたS OI (SILICON ON lN5
ULATOR)構造の半導体島を形成した半導体基板(
以下SO1基板と称す)がある。
このSol基板では、各半導体島領域は、溝および各島
の底部の誘電体化された領域によって完全に絶縁分離さ
れているため、半導体島の側壁をも素子領域として最大
限に使用できる。このような利点を利用して、半導体基
板表面に縦横に走行せしめられた溝によって形成された
半導体島領域の1つ1つにMOSキャパシタおよびMO
SFETを配設したDRAM等、いろいろな半導体装置
に使用されている。
の底部の誘電体化された領域によって完全に絶縁分離さ
れているため、半導体島の側壁をも素子領域として最大
限に使用できる。このような利点を利用して、半導体基
板表面に縦横に走行せしめられた溝によって形成された
半導体島領域の1つ1つにMOSキャパシタおよびMO
SFETを配設したDRAM等、いろいろな半導体装置
に使用されている。
ところで、このような従来のSOI基板を用いた半導体
装置は第3図に示すように、シリコン基板1の表面に、
断面逆三角形状の素子領域5を囲むように、断面菱形の
素子分離溝が形成され、この溝の側壁に形成された酸化
シリコン膜7を介して内部に多結晶シリコン膜8が形成
されて素子分離領域を形成し、この素子領域5内に所望
の素子(図示せず)が形成せしめられてなるものである
。
装置は第3図に示すように、シリコン基板1の表面に、
断面逆三角形状の素子領域5を囲むように、断面菱形の
素子分離溝が形成され、この溝の側壁に形成された酸化
シリコン膜7を介して内部に多結晶シリコン膜8が形成
されて素子分離領域を形成し、この素子領域5内に所望
の素子(図示せず)が形成せしめられてなるものである
。
なおここで2は表面を覆う酸化シリコン膜である。
また、このような半導体装置は例えば次に示す方法で製
造されている。
造されている。
まず、第4図(a)に示すように、熱酸化法によりシリ
コン基板1表面に酸化シリコン膜を順次堆積し、フォト
リソ法により、これをバターニングし、トレンチ(溝)
形成時に用いられる第1のマスクパターン2を形成し、
このマスクパターンをエツチングマスクとして反応性イ
オンエツチングにより、溝3を形成する。
コン基板1表面に酸化シリコン膜を順次堆積し、フォト
リソ法により、これをバターニングし、トレンチ(溝)
形成時に用いられる第1のマスクパターン2を形成し、
このマスクパターンをエツチングマスクとして反応性イ
オンエツチングにより、溝3を形成する。
次いで、第4図(b)に示すように、このマスクパター
ン2をマスクとして、飽水ヒドラジンなどの結晶方位に
対して選択性を有する液を用いて熱酸化法により、該ト
レンチ3内に(111)結晶面で囲まれた断面“ひし形
”構造をなす溝4を形成する。このとき形成される逆三
角形領域5底部のくびれ6の幅が数1000A〜1μm
程度となるようにマスクパターンおよび溝3の深さをあ
らかじめ決めておくようにする。
ン2をマスクとして、飽水ヒドラジンなどの結晶方位に
対して選択性を有する液を用いて熱酸化法により、該ト
レンチ3内に(111)結晶面で囲まれた断面“ひし形
”構造をなす溝4を形成する。このとき形成される逆三
角形領域5底部のくびれ6の幅が数1000A〜1μm
程度となるようにマスクパターンおよび溝3の深さをあ
らかじめ決めておくようにする。
続いて、熱酸化を行うと、第4図(C)に示すように、
該ひし形の溝4を囲む領域は酸化され、酸化シリコン膜
7となり、くびれ部6は両側面からの酸化によって酸化
シリコン膜7に変化するため、基板1と逆三角形領域5
とは酸化シリコン膜7により絶縁分離されることになる
。そして、CVD法により、多結晶シリコン膜を堆積し
、プラズマエツチングによりエッチバックし、この溝内
に多結晶シリコン膜8を埋め込むようにする。
該ひし形の溝4を囲む領域は酸化され、酸化シリコン膜
7となり、くびれ部6は両側面からの酸化によって酸化
シリコン膜7に変化するため、基板1と逆三角形領域5
とは酸化シリコン膜7により絶縁分離されることになる
。そして、CVD法により、多結晶シリコン膜を堆積し
、プラズマエツチングによりエッチバックし、この溝内
に多結晶シリコン膜8を埋め込むようにする。
そして、必要に応じてこの多結晶シリコン膜8の上部を
酸化し酸化シリコン膜9を形成し、フォトリソ法により
逆三角形領域5上に形成された酸化シリコン膜2を除去
し、第4図(d)に示すように、素子分離が完了する。
酸化し酸化シリコン膜9を形成し、フォトリソ法により
逆三角形領域5上に形成された酸化シリコン膜2を除去
し、第4図(d)に示すように、素子分離が完了する。
このようにして形成された素子分離領域内に通常の半導
体製造プロセスに従って半導体装置を形成する。
体製造プロセスに従って半導体装置を形成する。
しかしながら、この方法は、反応性イオンエツチングに
よって形成される溝3の深さが半導体基板1の結晶面方
向や溝幅の違いにより大きくばらつくために、ついで行
われるアルカリエツチング処理においてくびれ部6の幅
を均一に形成することが出来ないという問題があった。
よって形成される溝3の深さが半導体基板1の結晶面方
向や溝幅の違いにより大きくばらつくために、ついで行
われるアルカリエツチング処理においてくびれ部6の幅
を均一に形成することが出来ないという問題があった。
従って、アルカリエツチングの高精度な加工特性を生か
すことが出来ず、結果として大きな歩留まりの低下をも
たらすことになっていた。
すことが出来ず、結果として大きな歩留まりの低下をも
たらすことになっていた。
(発明が解決しようとする課題)
このように、従来の誘電体分離の方法では、反応性イオ
ンエツチングによって形成される溝の深さをコントロー
ルするのが困難であり、このばらつきのために、次いで
行われるアルカリエツチング処理においてくびれ部の幅
を均一に形成することが出来ないという問題があった。
ンエツチングによって形成される溝の深さをコントロー
ルするのが困難であり、このばらつきのために、次いで
行われるアルカリエツチング処理においてくびれ部の幅
を均一に形成することが出来ないという問題があった。
本発明は、前記実情に鑑みてなされたもので1、SOI
構造の半導体島を制御性良く形成することができ、高集
積化が可能で信頼性の高い半導体装置を供することを目
的とする。
構造の半導体島を制御性良く形成することができ、高集
積化が可能で信頼性の高い半導体装置を供することを目
的とする。
(課題を解決するための手段)
そこで本発明では、表面に深溝を形成し、結晶方位に依
存して選択的にエツチングが行われるような条件で異方
性エツチングを行い、この深溝の側壁を広げて括れ部を
形成しこれを素子分離領域として利用する方式の半導体
装置において、少なくとも深溝形成領域下部に、深溝形
成のための工ッチングにおけるエツチング条件において
、この半導体基板よりエツチング速度が小さい物質を埋
め込んでおくようにしている。
存して選択的にエツチングが行われるような条件で異方
性エツチングを行い、この深溝の側壁を広げて括れ部を
形成しこれを素子分離領域として利用する方式の半導体
装置において、少なくとも深溝形成領域下部に、深溝形
成のための工ッチングにおけるエツチング条件において
、この半導体基板よりエツチング速度が小さい物質を埋
め込んでおくようにしている。
(作用)
上記半導体装置によれば、少なくとも深溝形成領域下部
に、深溝形成のためのエツチングにおけるエツチング条
件において、この半導体基板よりエツチング速度が小さ
い物質が埋め込まれているため、深溝形成のためのエツ
チングにおいてこの物質がエツチングストッパとして作
用し、エツチング速度のばらつきにもかかわらず、均一
な深さの深い溝を形成することができ、安定して均一な
寸法をもつ素子分離領域を得ることができ、装置の微細
化をはかることが可能となる。
に、深溝形成のためのエツチングにおけるエツチング条
件において、この半導体基板よりエツチング速度が小さ
い物質が埋め込まれているため、深溝形成のためのエツ
チングにおいてこの物質がエツチングストッパとして作
用し、エツチング速度のばらつきにもかかわらず、均一
な深さの深い溝を形成することができ、安定して均一な
寸法をもつ素子分離領域を得ることができ、装置の微細
化をはかることが可能となる。
(実施例)
次に、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
本発明実施例の半導体装置は、第1図に示すように、表
面が(1001面をなすように形成され、さらに選択的
に埋め込み絶縁膜としての酸化シリコン膜101を形成
してなる単結晶シリコン基板1の表面に、エピタキシャ
ル成長せしめられたシリコン層100を具備し、このシ
リコン層100内に断面逆三角形状の素子領域5を囲む
ように、該酸化シリコン膜101の位置から上方に断面
菱形の素子分離溝103が形成され、この溝の側壁に形
成された酸化シリコン膜7を介して内部に多結晶シリコ
ン膜8が形成されて素子分離領域を形成し、この素子領
域5内に所望の素子(図示せず)が形成せしめられてな
るものである。なおここで2は表面を覆う酸化シリコン
膜である。
面が(1001面をなすように形成され、さらに選択的
に埋め込み絶縁膜としての酸化シリコン膜101を形成
してなる単結晶シリコン基板1の表面に、エピタキシャ
ル成長せしめられたシリコン層100を具備し、このシ
リコン層100内に断面逆三角形状の素子領域5を囲む
ように、該酸化シリコン膜101の位置から上方に断面
菱形の素子分離溝103が形成され、この溝の側壁に形
成された酸化シリコン膜7を介して内部に多結晶シリコ
ン膜8が形成されて素子分離領域を形成し、この素子領
域5内に所望の素子(図示せず)が形成せしめられてな
るものである。なおここで2は表面を覆う酸化シリコン
膜である。
次に、本発明実施例の半導体装置の製造方法について説
明する。ここで、第2図(a)乃至第2図は、第1図に
示した半導体装置の製造工程を示す図である。
明する。ここで、第2図(a)乃至第2図は、第1図に
示した半導体装置の製造工程を示す図である。
まず、第2図(a)に示すように、表面が(100)面
をなすように形成された比抵抗0.01ΩCl11のシ
リコン基板1の表面に窒化シリコン膜からなるマスクパ
ターン(図示せず)を形成した状態で、熱酸化したのち
、このマスクパターンを除去し、埋め込み酸化膜として
の酸化シリコン膜101を形成する。
をなすように形成された比抵抗0.01ΩCl11のシ
リコン基板1の表面に窒化シリコン膜からなるマスクパ
ターン(図示せず)を形成した状態で、熱酸化したのち
、このマスクパターンを除去し、埋め込み酸化膜として
の酸化シリコン膜101を形成する。
次いで、第2図(b)に示すように、この表面にエピタ
キシャル成長法によりシリコン層100を形成する。こ
のとき、酸化シリコン膜101の上部では単結晶シリコ
ンとはならず、多結晶となるが、この領域は後の工程で
除去される領域であるため、問題とならない。
キシャル成長法によりシリコン層100を形成する。こ
のとき、酸化シリコン膜101の上部では単結晶シリコ
ンとはならず、多結晶となるが、この領域は後の工程で
除去される領域であるため、問題とならない。
この後、第2図(e)に示すように、シリコン層100
の表面に酸化シリコン膜2を形成し、フォトエツチング
によりこの酸化シリコン膜2をパタニングした後、これ
をマスクとして塩素ガスを用いた反応性イオンエツチン
グによりシリコン層100の表面をエツチングし、側面
が(110)面を持つトレンチ102を形成する。この
とき、反応性イオンエツチングのばらつきが非常に大き
くても、埋め込み絶縁膜101に到達したときエツチン
グ速度が非常に小さくなるため、エツチングの進行はと
まり、この第1のトレンチ102の深さはエピタキシャ
ル成長で形成したシリコン層100の厚さのみで決まる
ことになる。
の表面に酸化シリコン膜2を形成し、フォトエツチング
によりこの酸化シリコン膜2をパタニングした後、これ
をマスクとして塩素ガスを用いた反応性イオンエツチン
グによりシリコン層100の表面をエツチングし、側面
が(110)面を持つトレンチ102を形成する。この
とき、反応性イオンエツチングのばらつきが非常に大き
くても、埋め込み絶縁膜101に到達したときエツチン
グ速度が非常に小さくなるため、エツチングの進行はと
まり、この第1のトレンチ102の深さはエピタキシャ
ル成長で形成したシリコン層100の厚さのみで決まる
ことになる。
次に、第2図(d)に示すように、水酸化カリウムKO
Hを用いた異方性エツチングにより、シリコン層100
のエツチングを行い、(111)面で囲まれた断面菱形
の分離溝103を形成する。
Hを用いた異方性エツチングにより、シリコン層100
のエツチングを行い、(111)面で囲まれた断面菱形
の分離溝103を形成する。
このシリコン層100を反応性イオンエツチングを用い
て側面が(110)面を持つようにトレンチを形成し、
この状態で異方性エツチングを行なう方法について考え
る。
て側面が(110)面を持つようにトレンチを形成し、
この状態で異方性エツチングを行なう方法について考え
る。
水酸化カリウムKOHを用いた異方性エツチングにより
、シリコン基板のエツチングを行う場合、(110)面
と(100)面と(1111面とのエツチング速度の比
は、約600 : 300 : 1であるため、トレン
チ側面は(111)面が露出するまで速やかにエツチン
グされる。そして4つの(1111面が露出したところ
でエツチングはほとんど停止する。
、シリコン基板のエツチングを行う場合、(110)面
と(100)面と(1111面とのエツチング速度の比
は、約600 : 300 : 1であるため、トレン
チ側面は(111)面が露出するまで速やかにエツチン
グされる。そして4つの(1111面が露出したところ
でエツチングはほとんど停止する。
このようにして、シリコンの(111)面をストッパと
して、高精度の分離溝の形成を極めて容易に行うことが
可能となる。
して、高精度の分離溝の形成を極めて容易に行うことが
可能となる。
この後、第2図(d)に示すように、分離溝1゜3表面
を酸化し、酸化シリコン膜7を形成して、シリコン島の
くびれ部を酸化し、断面逆三角形状の島領域を形成する
。
を酸化し、酸化シリコン膜7を形成して、シリコン島の
くびれ部を酸化し、断面逆三角形状の島領域を形成する
。
続いて、第2図(e)に示すように、LPCVD法によ
り多結晶シリコン膜8を堆積しプラズマエツチング等に
よりエッチバックし、この分離溝内に多結晶シリコン膜
8を充填し、素子分離が完了する。
り多結晶シリコン膜8を堆積しプラズマエツチング等に
よりエッチバックし、この分離溝内に多結晶シリコン膜
8を充填し、素子分離が完了する。
このようにして形成された素子領域内に通常のLSIプ
ロセスを用いて所望の半導体装置を形成する。
ロセスを用いて所望の半導体装置を形成する。
このようにして形成された半導体装置は、まず形成され
る断面垂直の深溝の形成のためのエツチングが酸化シリ
コン膜101で停止するため、深溝の深さはエピタキシ
ャル成長で形成したシリコン層の厚さで決まることにな
り、また後続工程である異方性エツチングにおいて+1
111面でエツチングが停止するため、半導体島領域の
断面形状がシリコンの1つの(1001面と2つの(1
11)面で囲まれた逆三角形をなすように形成されてい
るため、エツチング制御性が良好で、寸法精度の高いも
のを得ることができる。
る断面垂直の深溝の形成のためのエツチングが酸化シリ
コン膜101で停止するため、深溝の深さはエピタキシ
ャル成長で形成したシリコン層の厚さで決まることにな
り、また後続工程である異方性エツチングにおいて+1
111面でエツチングが停止するため、半導体島領域の
断面形状がシリコンの1つの(1001面と2つの(1
11)面で囲まれた逆三角形をなすように形成されてい
るため、エツチング制御性が良好で、寸法精度の高いも
のを得ることができる。
すなわち、本発明の素子分離溝は、反応性イオンエツチ
ングのエツチング速度にばらつきがあっても、エピタキ
シャル成長層の膜厚すなわち埋め込み絶縁膜の深さを選
択することによってのみ、制御性の良好なエツチングを
行うことができ、形状の高精度化をはかることが可能と
なる。
ングのエツチング速度にばらつきがあっても、エピタキ
シャル成長層の膜厚すなわち埋め込み絶縁膜の深さを選
択することによってのみ、制御性の良好なエツチングを
行うことができ、形状の高精度化をはかることが可能と
なる。
また、本発明の素子分離方法では、熱酸化時間が少なく
て済むため、ストレスにより島内に結晶欠陥が発生した
りする不都合がほとんど皆無となり、高品質の半導体島
を得ることが可能となり、この島内に形成される素子の
信頼性の向上を計ることが可能となる。
て済むため、ストレスにより島内に結晶欠陥が発生した
りする不都合がほとんど皆無となり、高品質の半導体島
を得ることが可能となり、この島内に形成される素子の
信頼性の向上を計ることが可能となる。
なお、この方法は、幅の大きい半導体島を形成する場合
のみならず、幅の小さい半導体島を形成する場合にも有
効であり、酸化時間の短縮により高品質化をはかること
ができることは言うまでもない。
のみならず、幅の小さい半導体島を形成する場合にも有
効であり、酸化時間の短縮により高品質化をはかること
ができることは言うまでもない。
1
2
また、前記実施例では、埋め込み酸化膜として酸化シリ
コン膜を用いたが、タングステン(W)。
コン膜を用いたが、タングステン(W)。
チタン(Ti)、モリブデン(M o )などの金属や
、タングステンシリサイド(WS i X ) l
チタンシリサイド(TiSix )、モリブデンシリ
サイド(MoSix)などの金属シリサイド、弗化カル
シウム(CaF2 )、弗化バリウム(BaF2
)、弗化ストロンチウム(SrF2)、マグネシアスピ
ネル等、シリコンとへテロスピネル可能な絶縁物や、窒
化シリコン(S i 3N4 )等の絶縁物等でもよ
い。
、タングステンシリサイド(WS i X ) l
チタンシリサイド(TiSix )、モリブデンシリ
サイド(MoSix)などの金属シリサイド、弗化カル
シウム(CaF2 )、弗化バリウム(BaF2
)、弗化ストロンチウム(SrF2)、マグネシアスピ
ネル等、シリコンとへテロスピネル可能な絶縁物や、窒
化シリコン(S i 3N4 )等の絶縁物等でもよ
い。
また、形成方法についても、高エネルギーイオン注入等
により酸素イオンを打ち込むことによって形成するなど
、他の方法を用いても良いことはいうまでもない。
により酸素イオンを打ち込むことによって形成するなど
、他の方法を用いても良いことはいうまでもない。
さらにまた、前記実施例では、半導体基板としてシリコ
ン基板を用いた場合について説明したが、シリコンに限
定されることなく、他の材料についても適用可能であり
、その場合、異方性エツチングのエツチング条件に応じ
て、埋め込み物質を選択すればよい。
ン基板を用いた場合について説明したが、シリコンに限
定されることなく、他の材料についても適用可能であり
、その場合、異方性エツチングのエツチング条件に応じ
て、埋め込み物質を選択すればよい。
以上説明してきたように、本発明の方法によれば、SO
I構造の半導体島を形成するに際し、半導体基板の少な
くとも素子分離領域形成位置に、深溝形成時のエツチン
グ条件においてエツチング速度が小さい埋め込み層を形
成しておき、これをエツチングストッパとして用いるこ
とにより深さを制御性よく形成できるため、寸法の制御
性が良好で信頼性の高い半導体装置を提供することが可
能となる。
I構造の半導体島を形成するに際し、半導体基板の少な
くとも素子分離領域形成位置に、深溝形成時のエツチン
グ条件においてエツチング速度が小さい埋め込み層を形
成しておき、これをエツチングストッパとして用いるこ
とにより深さを制御性よく形成できるため、寸法の制御
性が良好で信頼性の高い半導体装置を提供することが可
能となる。
第1図は本発明実施例のSOI構造のシリコン島を有す
る半導体装置を示す図、第2図(a)乃至第2図(e)
は同半導体装置の製造工程図、第3図は従来例の半導体
装置を示す図、第4図(a)乃至第4図(d)は従来例
の半導体装置の製造工程図である。 1・・・シリコン基板、100・・・エピタキシャル成
長層、101・・・酸化シリコン膜、102・・・トレ
ンチ、103・・・溝、2・・・酸化シリコン膜、3・
・・トレンチ、4・・・溝、5・・・半導体島、6・・
・くびれ部、7・・・酸化シリコン膜、8・・・多結晶
シリコン膜、9・・・酸化シリコン膜。
る半導体装置を示す図、第2図(a)乃至第2図(e)
は同半導体装置の製造工程図、第3図は従来例の半導体
装置を示す図、第4図(a)乃至第4図(d)は従来例
の半導体装置の製造工程図である。 1・・・シリコン基板、100・・・エピタキシャル成
長層、101・・・酸化シリコン膜、102・・・トレ
ンチ、103・・・溝、2・・・酸化シリコン膜、3・
・・トレンチ、4・・・溝、5・・・半導体島、6・・
・くびれ部、7・・・酸化シリコン膜、8・・・多結晶
シリコン膜、9・・・酸化シリコン膜。
Claims (1)
- 【特許請求の範囲】 半導体基板表面に深溝を形成し、結晶方位に依存して
選択的にエッチングが行われるような条件で異方性エッ
チングを行い、この深溝の側壁を広げて括れ部を形成す
ると共にこの側壁を誘電体化し、これを素子分離領域と
して用いた半導体装置において、 少なくとも前記深溝形成領域下部に、深溝形成のための
エッチングにおけるエッチング条件において、この半導
体基板より十分にエッチング速度が小さい物質が埋め込
まれていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3750590A JPH03241761A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3750590A JPH03241761A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03241761A true JPH03241761A (ja) | 1991-10-28 |
Family
ID=12499388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3750590A Pending JPH03241761A (ja) | 1990-02-20 | 1990-02-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03241761A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010064441A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 반도체장치의 트렌치 구조의 소자분리막 형성방법 |
-
1990
- 1990-02-20 JP JP3750590A patent/JPH03241761A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010064441A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 반도체장치의 트렌치 구조의 소자분리막 형성방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5212110A (en) | Method for forming isolation regions in a semiconductor device | |
US4211582A (en) | Process for making large area isolation trenches utilizing a two-step selective etching technique | |
EP0641022B1 (en) | Isolation structure and method for making same | |
JPS6038832A (ja) | 半導体装置とその製造方法 | |
JPS5898943A (ja) | 半導体装置の製造方法 | |
JPH03152954A (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
JPH03241761A (ja) | 半導体装置 | |
JPH05849B2 (ja) | ||
JPS59232437A (ja) | 半導体装置の製造方法 | |
JPH03240255A (ja) | 半導体装置の製造方法 | |
JPS59182538A (ja) | 半導体装置およびその製造方法 | |
JPS60208843A (ja) | 半導体装置の製造方法 | |
JPH01286436A (ja) | 半導体装置の製造方法 | |
JPH01258439A (ja) | 半導体装置およびその製造方法 | |
JPS60189235A (ja) | 半導体装置の製造方法 | |
JPS62249448A (ja) | 半導体装置の製造方法 | |
JPS62165356A (ja) | 相補型絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
CN106960786A (zh) | 一种增大沟槽的底部和顶部曲率半径的工艺 | |
JPH0371651A (ja) | 半導体の製造方法 | |
JPS62213258A (ja) | 半導体装置の製造方法 | |
JPS595645A (ja) | 半導体装置の製造方法 | |
JPS595644A (ja) | 半導体装置の製造方法 | |
JPS6025247A (ja) | 半導体装置の製造方法 | |
JPS60170951A (ja) | 素子分離方法 | |
JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 |