JPH0323598A - Ｒｏｍ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＲＯＭ装置に関し、特に、１つの半導体チッ
プ上にマスクＲＯＭおよびＰＲＯＭ　（プログラマブル
ＲＯＭ）等が集積されたＲＯＭ装置に関する。

（従来の技術） 近年広く使用されるようになったマイクロコンピュータ
（以下、マイコンという）のプログラムは、ＲＯＭに書
込まれてマイコンのユニットに実装される。このプログ
ラムを格納したＲＯＭを大量に生産する場合には、プロ
グラムのコードをＩＣチップ上に作り込み、そのチップ
をパッケージに封止したマスクＲＯＭとして生産するの
が一般的である。

前記マスクＲＯＭに格納されるプログラムの大きさは１
６キロバイトまたは３２キロバイトといった大規模なも
のが多くなってきた。

しかし、このような大規模なプログラムのうちの、わず
か数バイトのプログラムに間違い（バグ）があった場合
でも、そのバグがマイコンの制御に多大な影響を及ぼす
ものであれば、そのバグを含むマスクＲＯＭは作り直さ
なくてはならない。

ところが、マスクＲＯＭの製造には数カ月を要すること
があり、その間は、そのマスクＲＯＭを使用する製品の
生産ができないという問題が生じることがある。

このような場合の緊急的な対応として、マスクＲＯＭの
代わりに、製造された後でチップにプログラムコードを
書込むことができるＰＲＯＭを使用することがある。こ
のＰＲＯＭを緊急対応用として在庫しておけば、数日で
前記マスクＲＯＭに格納したプログラムのバグを修正し
てＰＲＯＭに書込み、確認テストも行うことができる。

したがって、修正されたマスクＲＯＭができるまでは、
前記ＰＲＯＭを使用してマイコンを搭載した製品の製造
を続けることができる。

（発明が解決しようとする課題） ところが、マスクＲＯＭの代用としてＰＲＯＭを使用し
ても、依然として次のような問題点が残っている。

すなわち、同一容量のプログラムを格納するために必要
な、チップ上に占めるマスクＲＯＭとＰＲＯＭとの面積
を比較すると、ＰＲＯＭの方が大きい。チップ上の集積
度を上げてマスクＲＯＭと同等の面積にＰＲＯＭを収め
ようとすると、製造上の制約が厳しくなり、歩留りが低
下してコスト上昇の原囚１；なる。

特に、ＲＯＭ内ａｔ，ｓ＋では、チップ全体の寸法に上
限があるのでＲＯＭの占有面積が大きいと、予定寸法の
ＲＯＭ内蔵ＬＳＩを作れないという問題点がある。

また、マスクＲＯＭと同様、ＰＲＯＭ自体の製造にも数
カ月を要するので、修正マスクＲＯＭの製造が完了する
までに使用が予定される数量のＰＲＯＭを緊急対応用の
在犀として持つ必要がある。このような大量の在庫は、
費用の而でももちろん、長期間保管によるＰＲＯＭの端
子の品質劣化の観点からも問題である。

本発明の目的は、上記問題点を解消し、プログラムにバ
グがあった場合にもマスクＲＯＭを取替えたり製造し直
したりする必要がないＲＯＭ装置を提供することにある
。

（課題を解決するための手段および作用）上記の問題点
を解決し、目的を達成するために、本発明は、プログラ
ム格納用のマスクＲＯＭおよびＰＲＯＭと、マスクＲＯ
Ｍの少なくとも修正必要部分のアドレスおよびこのアド
レスに対応する予定の情報を格納するためのＰＲＯＭと
、ＣＰＵからプログラム読出しのために送出されたアド
レスおよび前記修正部分のアドレスを比較する手段と、
前記比較手段の比較結果に基づいて前記プログラム格納
用のマスクＲＯＭのプログラムコードの代わりに前記予
定の情報を出力する手段とを具備した点に特徴がある。

上記特徴を有する本発明では、プログラム格納用のＰＲ
ＯＭに、マスクＲＯＭの修正必要部分に代わるプログラ
ムを格納しておき、前記予定の情報として前記プログラ
ム格納川のＰＲＯＭのアドレスにジャンプするための情
報を設定しておけば、マスクＲＯＭの修正必要部分で、
このプログラム格納用のＰＲＯＭにジャンプしてマスク
ＲＯＭの修正必要部分に代わる修正済みの正しいプログ
ラムを実行させることができる。

（大施例） 以下に図面を参照して本発明の実施例を説明する。

第１図は、本発明の一実施例を示すＲＯＭ装置のブロッ
ク図である。

同図において、プログラム格納ＲＯＭＩはマスクＲＯＭ
１ａとＰＲＯＭｌｂとからなる。

ＰＲＯＭｌｂにはマスクＲＯＭ１ａの修正必要部分の、
修正済サブプログラムが格納される。これらのＲＯＭ１
ａ，ｌｂｌ：格納されているプログラムコードはＣＰＵ
　（図示せず）から送出されるアドレスに従い、スイッ
チ２を介してＣＰＵに読出される。

前記スイッチ２はオアゲート２ａから出力される信号に
応答して動作する。そして、オアゲート２ａの出力が“
Ｈ″の時、このスイッチ２が閉じられてプログラムコー
ドが出力され、“Ｌ″の時にはスイッチ２が開かれて前
：ｉ０Ｍ１からのプログラムコードの出力が禁止される
。

前記ＲＯＭＩからのプログラムコードの出力が禁止され
た場合には、代わりのコードが１６個のコード出力器Ｃ
ｌ，Ｃ２，・・・，Ｃ１６から出力される。このコード
出力器ＣＩ，Ｃ２，　・・・．Ｃ１６は、前５ａＣＰＵ
から送出されたアドレスとバッチアドレスＰＲＯＭ４に
格納される各アドレスとを比較するための比較器３を有
している。

バッチアドレスＰＲＯＭ４には、マスクＲＯＭ１ａに格
納されているプログラムのうち修正必要部分のプログラ
ムの先頭アドレスが格納される。

また、プログラムコード保持器５には、前記修正必要部
分のプログラムの代わりとなるＰＲＯＭｌｂに格納され
た修正済サブプログラム部分へのジャンプ命令コードが
格納される。このジャンプ命令コードは、比較器３の出
力に応答して動作するスイッチ６が閉じるとＣＰＵに読
出される。

上記構成のＲＯＭ装置では、ＣＰＵからアドレスがＲＯ
Ｍ装置に人力されると、このアドレスは比較器３におい
て前記パッチアドレスＰＲＯＭ４に格納されているアド
レスと比較される。両方のアドレスが一致した場合には
比較器３の出力が″Ｌ”から“Ｈ゜に反転する。比較器
３の出力が“Ｈ０になるとオアゲート２ａの出力は“Ｌ
″になってスイッチ２が開き、前記ＲＯＭＩからのプロ
グラムコードの出力が禁止される。

また、比較器３の出力が＃Ｈ“になると、スイッチ６は
閉じてプログラムコード保持器５の命令コードがＣＰＵ
に読出される。

ＣＰＵはこの命令コードを解読して前記ＰＲＯＭｌｂの
、指示されたアドレスからサブプログラムのプログラム
コードを読出す。このサブプログラムの最後にマスクＲ
ＯＭ１ａの戻り番地へのジャンプ命令を書込んでおくこ
とによって、修正済サブプログラムの読出しが終わると
マスクＲＯＭ１ａの戻り番地に進む。

本尖施例では、コード出力器を１６個設けているのでマ
スクＲＯＭ１ａに格納されているプログラムを最大１６
カ所修正可能である。

なお、前記スイッチ２．６は、いずれもプログラムコー
ドのビット数に等しい切換接点を有していて、この切換
接点を比較器３の出力に応じて同ｎ１に開閉し、プログ
ラムコードを出力可能状態にしたり、出力禁止状態にす
るようにしている。

次に、第２実施例として、ＲＯＭのアクセススピードを
速くするように構成した例を示す。第５図は第２実施例
の要部を示すブロック図である。

同図において、第１図と同符号は同一または同等部分を
示す。

この第２実施例では、修正必要部分に対して特定の関係
にあるアドレスの命令が尖行された後に前記スイッチ２
．６を切換えるように構成している。

第５図において、バッチアドレスＰＲＯＭ４には、修正
必要部分のアドレスに対して特定の関係にあるアドレス
を格納しておく。そして、比較器３において、プログラ
ムコードを読出すためにＣＰＵから出力されたアドレス
と、前記バッチアドレスＰＲＯＭ４に格納されているア
ドレスとを比較する。比較の結果、両方のアドレスが一
致するとフリップフロップ２４の出力が“Ｈ゜にセット
される。

一方、命令実行検出部２３では、修正必要部分のアドレ
スに対して特定の関係（予定数前の番地）にあるアドレ
スの命令が実行されたことを命令実行終了信号によって
検出すると、アンドゲート２５に対して出力される信号
が″Ｈ゜となる。

前記フリップフロップ２４および命令実行検出部２３の
出力信号が共に“Ｈ゛になると、アンドゲート２５から
の信号に従ってスイッチ２および６が切換えられ、ＲＯ
Ｍ１からのプログラムコードの出力が停止され、プログ
ラムコード保持器５からプログラムコードが出力される
。

例えば、修正必要部分の直前の命令が３バイト命令の場
合に、前記バッチアドレスＰＲＯＭ４に修正必要部分の
３番地前のアドレスを格納しておく。その結果、前記フ
リップフロップ２４の出力は修正必要部分の３番地前で
″Ｈ“になり、すなわち、修正必要部分の３番地前の命
令を実行中に修正必要部分を検出できるので前記３バイ
ト命令の実行が終了したことが命令実行終了信号によっ
て検知されると直ちに前記スイッチ２，６が切換えられ
る。

次に、本発明の第３実施例を説明する。この第３実施例
では前記マスクＲＯＭ１ｇの修正部分が少ない場合に効
率的に修正プログラムのコードを出力できるようなコー
ド出力器を示す。第２図はこのようなコード出力器のブ
ロック図である。

同図において、バッチアドレスＰＲＯＭ７には前記マス
クＲＯＭ１ａの修正必要部分の先頭アドレスから３番地
先のアドレスが書込まれる。そして、プログラムコード
保持器８〜１１には修正必要部分の先頭アドレス、およ
びそこから３番地先までの修正済みのプログラムコード
が各々書込まれている。

前記バッチアドレスＰＲＯＭ７に書込まれているアドレ
スは、加算器１２〜１４で予定の数値をそれぞれ加算さ
れ後、比較器１５〜１７に人力される。

本実施例では、加算器１２〜１４で加算される予定の数
値はそれぞれ−３，−２，−１である。

加算される予定の数値は−３，−２，−１に限らず、バ
ッチアドレスＰＲＯＭ７に、修正必要部分のどの部分の
アドレスが格納されるかによって決定される。比較器１
８にはｒｆＪ記バッチアドレスＲＯＭ７に書込まれてい
るアドレスがそのまま入力される。

前記比較器１５〜１８ではＣＰＵから送出されるアドレ
スと、バッチアドレスＰＲＯＭ７に書込まれているアド
レスまたはこのアドレスに予定の数値が加算されたアド
レスとが比較される。

比較器１　５−＝１　８に人力された両方のアドレスが
一致した場合には、比較器１５〜１８のそれぞれの出力
は“Ｈ゜になり、この出力信号に応答してスイッチ１９
〜２２が閉じて各プログラム保持ｒＡ８〜１１に格納さ
れているプログラムコードがＣＰＵに出力される。

同時に、比較器１５〜１８の出力はオアゲート２３を介
して第１図に示したオアゲート２ａに入力され、前記ス
イッチ２を開いてプログラム格納ＲＯＭ１からのＣＰＵ
に対するプログラムコードの出力を禁止する。

このように、マスクＲＯＭ１ａの修正必要範囲が少ない
場合（この第２実施例では修正必要範囲は４バイト）、
前記プログラム格納ＲＯＭ１のＰＲＯＭｌｂにジャンプ
させることなく、プログラムコード保持器８〜１１から
ＣＰＵに直接修正済みのプログラムコードを出力させる
ことができる。なお、加算器１２〜１４の代わりにパッ
チアドレスに格納されたアドレスに対して特定の関係に
あるアドレスを作成するための演算器を使用してもよい
。

修正必要範囲が４バイトを超える場合には、プログラム
コード保持器８にジャンプ命令コードを書込んでおくと
共に、前記ＰＲＯＭｌｂに修正後のプログラムコードを
書込んでおけば第１実施例と同様の動作ができ、本発明
の目的を達成するための作用を生じさせることができる
。

次に、第３実施例における前記マスクＲＯＭ１ａ，ＰＲ
ＯＭｌｂおよびバッチアドレスＰＲＯＭ７のアドレスの
割付けについて説明する。第３図にアドレス割付けの概
要を示し、第４図に詳細なアドレスの割付け例を示す。

第４図において、第１，第２図と同符号は同一または同
等部分を示す。

一例として、第３図に示したようにアドレス空間が３２
キロバイトあるＲＯＭにおいて，３１．５キロバイトが
マスクＲＯＭであり、０．５キロバイトをＰＲＯＭに設
定する。３１．５キロバイトのマスクＲＯＭは前記マス
クＲＯＭ１ａとして使用され、０，５キロバイトのＰＲ
ＯＭはＰＲＯＭｌｂおよびバッチアドレスＰＲＯＭ？な
らびにプログラムコード保持器８〜１１として使用され
る。

０．５キロバイト（５１２バイト）のＰＲＯＭのうち、
プログラム格納用ＰＲＯＭｌｂの領域としては４８０バ
イト、バッチアドレスＰＲＯＭ７の領域としては３２バ
イトが割付けられる。そして、図示のようにプログラム
格納用ＰＲＯＭｌｂの領域の末尾側６４バイトはプログ
ラムコード保持器８〜１ｌと共用するように設定してあ
る。

このように、プログラム格納用ＰＲＯＭ１ｂの領域とプ
ログラムコード保持器８〜１ｌの領域とを共用すること
によって、用意されたバッチアドレスＰＲＯＭの一部し
か使用されない場合、つまり修正必要部分の数が予定の
バッチアドレスＰＲＯＭの数より少ない場合は、プログ
ラムコード保持器８〜１１の領域のうちの余分になった
領域にも、修正プログラムを書込むことができる。

したがって、限られたＲＯＭ領域を有効に使用すること
ができる。

第４図において、ＣＰＵからは最上位のビットが“０”
に固定された１６ビットのアドレスが入力される。した
がって、バッチアドレスＰＲＯＭ７にも１６ビットのバ
ッチアドレスが格納されている。また、プログラムコー
ド保持器８〜１１にはそれぞれ１バイト（８ビット）の
プログラムコードが格納される。

前記ＰＲＯＭは一度書込んだ情報は消去できないＰＲＯ
Ｍ，　つまりＯ　Ｔ　Ｐ　（Ｏｎｅ　Ｔｉｍｅ　ＰＲＯ
Ｍ）が使用される。

マスクＲＯＭ１ａの記憶内容にバグがなくて修正を行う
必要がない場合はバッチアドレスＰＲＯＭ７に情報を書
込まない。前記ＯＴＰは、情報が書込まれていない場合
は、すべてのビットが“１”、つまりＦＦ，，であり、
１６ビットのバッチアドレスＰＲＯＭはＦＦＦＦ，，と
なる。

ところが、３２キロビットのアドレス空間にはこのアド
レスＦＦＦＦＨは実在しない。したがって、バッチアド
レスＰＲＯＭ７に情報が書込まれていない場合はＣＰＵ
から入力されるアドレスとバッチアドレスＰＲＯＭ７か
ら入力されるアドレスとが一致することはないので、比
較器１５〜１８の出力は“Ｈ゜にならない。その結果、
スイッチ２は閉じたまま保持されるので、マスクＲＯＭ
１ａのプログラムコードがいつも出力される。

次に、本発明の第４実施例について説明する。

第６図は第４実施例を示すブロック図である。

同図において、バッチアドレスＰＲＯＭ４には、マスク
ＲＯＭ１ａに記憶されているプログラムコードのうちの
修正必要部分のアドレスが格納される。また、偏差保持
器５ａには、ＰＲＯＭ１ｂに記憶させた修正済プログラ
ムコード格納部分のアドレスと、前記修正必要部分のア
ドレスとの偏差が格納される。

例えば、前記修正必要部分のアドレスが１０００番地（
１０進数）で、修正済プログラムコード格納部分のアド
レスが３０００番地（１０進数）ならば、両者の差２０
００が偏差として格納される。

一方、偏差゛０゜設定鼎２７には偏差“０″が格納され
ている。

ＣＰＵから出力されるアドレスは比較器３とアドレス演
算器２６とに入力される。切換スイッチ６ａは、比較器
３の出力に応じて切換えられ、偏差保持器５ａおよび偏
差“０″設定器２７の出力が選択的にアドレス演算器２
６に入力される。

アドレス演算器２６では、ＣＰＵから入力されるアドレ
スと、切換スイッチ６ａを介して入力されるデータとを
加算して修正済プログラムコードが格納されているＰＲ
ＯＭ１ｂのアドレスを算出し、そのアドレスをプログラ
ム格納ＲＯＭＩに対して出力する。

このように第４実施例では、比較４３で２つのアドレス
が一致した場合には、修正済プログラムコードが格納さ
れている部分へのジャンプ命令を出力するのではなく、
直接、修正済プログラムコードが格納されている部分の
アドレスを発生するようにした。

上記説明のように、それぞれの実施例では、バッチアド
レスＰＲＯＭに、パッチアドレスつまりマスクＲＯＭの
修正必要部分のアドレスまたはこのアドレスと特定関係
にあるアドレスを書込むことにより、プログラムの処理
が修正必要部分まで進行した時点でこのパッチアドレス
と対応するプログラムコードに従って修正済みのプログ
ラムが格納されているＰＲＯＭ領域へジャンプできる。

なお、本実施例では、プログラムコード保持器に汎用性
のある命令コード写を格納し、ＣＰＵがこのコードを解
読して予定の動作を行うように構成した例を示した。

しかし、本発明ではこれに限定されず、プログラムコー
ド保持器にはＣＰＵに特定の動作を行なわせるトリガ信
号となる情報を格納するようにしてもよい。

すなわち、ＲＯＭとＣＰυとが同一チップ上に設けられ
たＲＯＭ内蔵ＬＳＩでは、ＲＯＭとＣＰＵとのアーキテ
クチュアが同一であるため、汎用性のある命令コードで
なくても、そのＬＳＩに固有のトリガ信号によってジャ
ンプ命令等の特定動作をＣＰＵに行なわせることができ
る。

また、本発明では、プログラムコードを読出すアドレス
が物理アドレスの場合に限らず論理アドレスの場合であ
っても同様に実施できる。

（発明の効果） 以上の説明から明らかなように、本発明によれば、次の
ような効果が達成できる。

（１）マスクＲＯＭ領域からＰＲＯＭ領域にジャンプで
きるので、マスクＲＯＭの修正プログラムをサブプログ
ラムとしてＰＲＯＭに書込んでおけば修正されたバグの
ないプログラムを実行できる。

（２）プログラｌ〜にバグが発見された場合でも、度製
造されたマスクＲＯＭを廃棄して新しく製造し直すとい
う必要がなくなる。

（３〉バグ発生時に備えて大記憶容量のＰＲＯＭを大量
に在庫する必要がない。

（４）ＲＯＭ全体の数十分の一の容量のＰＲＯＭを設け
るだけでよいので、わずかなチップ面積の増加でバグ発
生時の対策ができる。

（５）従来ひろく使用されているＲＯＭライタでマスク
ＲＯＭの修正必要部分の書込み、および書込み内容の確
認ができる。

（６）ＲＯＭを取外すことなく、ＲＯＭ装置を制御装置
に実装した状態で上記〈５）の処置を行える。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は第２実施例を示すブロック図、第３図はアドレス空間
の説明図、第４図はアドレス空間の具体的割付けを示す
図、第５図は第３実施例の要部を示すブロック図、第６
図は第４実施例を示すブロック図である。 １・・・プログラム格納ＲＯＭ，ｌａ・・・マスクＲＯ
Ｍ，１ｂ・・・ＰＲＯＭ，２，６．１９〜２２・・・ス
イッチ、３．１５〜１８・・・比較器、４，７・・・バ
ッチアドレスＰＲＯＭ，５．８〜１１・・・プログラム
コード保持器、１２〜１４・・・加算器

Claims (9)

【特許請求の範囲】
1. （１）１つの半導体チップ上の少なくとも一部の範囲に
   構成されたＲＯＭ装置において、 プログラムを格納するためのマスクＲＯＭおよびＰＲＯ
   Ｍと、 前記マスクＲＯＭに書込まれたプログラムコードの修正
   必要部分のアドレスを書込むことのできるバッチアドレ
   スＰＲＯＭと、 ＣＰＵに予定の動作をさせるための情報を格納するため
   に、前記バッチアドレスＰＲＯＭに対応させて設けられ
   た情報保持手段と、 前記プログラムコードを読出すためのアドレスおよび前
   記バッチアドレスＰＲＯＭに書込まれたアドレスを比較
   する比較手段と、 この比較手段での比較の結果、前記両方のアドレスが一
   致した場合に、前記マスクＲＯＭに格納されたプログラ
   ムコードに代えて前記保持手段に格納された情報を出力
   するスイッチ手段とを具備したことを特徴とするＲＯＭ
   装置。
2. （２）１つの半導体チップ上の少なくとも一部の範囲に
   構成されたＲＯＭ装置において、 プログラムを格納するためのマスクＲＯＭおよびＰＲＯ
   Ｍと、 前記マスクＲＯＭに書込まれたプログラムコードの修正
   必要部分のアドレスに対して特定関係にあるアドレスを
   書込むことのできるバッチアドレスＰＲＯＭと、 ＣＰＵに予定の動作をさせるための情報を格納するため
   に、前記バッチアドレスＰＲＯＭに対応させて設けられ
   た情報保持手段と、 前記プログラムコードを読出すためのアドレスおよび前
   記バッチアドレスＰＲＯＭに書込まれたアドレスを比較
   する比較手段と、 前記修正必要部分に対して特定の関係にあるアドレスの
   命令が実行されたことを検出する手段と、前記比較手段
   での比較の結果、前記両方のアドレスが一致し、さらに
   前記修正必要部分の直前アドレスの命令が実行終了が検
   出された場合に、前記マスクＲＯＭに格納されたプログ
   ラムコードに代えて前記保持手段に格納された情報を出
   力するスイッチ手段とを具備したことを特徴とするＲＯ
   Ｍ装置。
3. （３）前記プログラムを格納するためのＰＲＯＭに、前
   記マスクＲＯＭに書込まれたプログラムコードの修正必
   要部分の修正済プログラムコードが格納されていること
   を特徴とする請求項１、または２記載のＲＯＭ装置。
4. （４）前記情報保持手段に格納されている情報が前記Ｐ
   ＲＯＭの修正済プログラムコード格納部分へのジャンプ
   命令コードであることを特徴とする請求項３記載のＲＯ
   Ｍ装置。
5. （５）前記情報保持手段に格納されている情報が、前記
   ＰＲＯＭの修正済プログラムコード格納部分にジャンプ
   する動作をＣＰＵに行わせるためのトリガであることを
   特徴とする請求項３記載のＲＯＭ装置。
6. （６）前記バッチアドレスＰＲＯＭのアドレス、および
   前記プログラムコードを読出すためのアドレスのいずれ
   か一方に予定の演算処理を加える演算手段を具備し、前
   記バッチアドレスＰＲＯＭには前記マスクＲＯＭに書込
   まれたプログラムコードの修正必要部分と特定関係にあ
   るアドレスを格納したことを特徴とする請求項１記載の
   ＲＯＭ装置。
7. （７）１つの半導体チップ上の少なくとも一部の範囲に
   構成されたＲＯＭ装置において、 プログラムを格納するためのマスクＲＯＭ、およびこの
   マスクＲＯＭの修正必要部分のプログラムコードに対す
   る修正済プログラムコードを格納するためのＰＲＯＭを
   有するプログラムコード格納ＲＯＭと、 前記マスクＲＯＭに書込まれたプログラムコードの修正
   必要部分のアドレスを書込むことのできるバッチアドレ
   スＰＲＯＭと、 前記修正必要部分のプログラムコード格納部分および修
   正済プログラムコード格納部分のアドレスの相関関係を
   表わす情報を格納するために、前記バッチアドレスＰＲ
   ＯＭに対応させて設けられた情報保持手段と、 前記情報およびプログラムコードを読出すためのアドレ
   スに基づいて前記修正済プログラムコード格納部分のア
   ドレスを発生させる演算手段と、前記プログラムコード
   を読出すためのアドレスおよび前記バッチアドレスＰＲ
   ＯＭに書込まれたアドレスを比較する比較手段と、 この比較手段での比較の結果、前記両方のアドレスが一
   致した場合に、前記情報保持手段に格納されている情報
   を前記演算手段に対して出力するスイッチ手段とを具備
   したことを特徴とするＲＯＭ装置。
8. （８）前記プログラムを格納するためのマスクＲＯＭお
   よびＰＲＯＭと、バッチアドレスＰＲＯＭと、情報保持
   手段とが１つのアドレス空間に配置されていることを特
   徴とする請求項１、２、３、４、５、６または７記載の
   ＲＯＭ装置。
9. （９）前記プログラムを格納するためのＰＲＯＭのアド
   レス領域の少なくとも一部と情報保持手段のアドレス領
   域とが重複したアドレス空間に設定されていることを特
   徴とする請求項８記載のＲＯＭ装置。