JP2733692B2

JP2733692B2 - Ｒｏｍ装置

Info

Publication number: JP2733692B2
Application number: JP15915889A
Authority: JP
Inventors: 恒夫大野; 喜雄鈴木
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 1989-06-21
Filing date: 1989-06-21
Publication date: 1998-03-30
Anticipated expiration: 2013-03-30
Also published as: JPH0323598A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ROM装置に関し、特に、１つの半導体チッ
プ上にマスクROMおよびPROM（プログラマブルROM）等が
集積されたROM装置に関する。

（従来の技術）近年広く使用されるようになったマイクロコンピュー
タ（以下、マイコンという）のプログラムは、ROMに書
込まれてマイコンのユニットに実装される。このプログ
ラムを格納したROMを大量に生産する場合には、プログ
ラムのコードをICチップ上に作り込み、そのチップをパ
ッケージに封止したマスクROMとして生産するのが一般
的である。

前記マスクROMに格納されるプログラムの大きさは16
キロバイトまたは32キロバイトといった大規模なものが
多くなってきた。

しかし、このような大規模なプログラムのうちの、わ
ずか数バイトのプログラムに間違い（バグ）があった場
合でも、そのバグがマイコンの制御に多大な影響を及ぼ
すものであれば、そのバグを含むマスクROMは作り直さ
なくてはならない。

ところが、マスクROMの製造には数カ月を要すること
があり、その間は、そのマスクROMを使用する製品の生
産ができないという問題が生じることがある。

このような場合の緊急的な対応として、マスクROMの
代わりに、製造された後でチップにプログラムコードを
書込むことができるPROMを使用することがある。このPR
OMを緊急対応用として在庫しておけば、数日で前記マス
クROMに格納したプログラムのバグを修正してPROMに書
込み、確認テストも行うことができる。

したがって、修正されたマスクROMができるまでは、
前記PROMを使用してマイコンを搭載した製品の製造を続
けることができる。

（発明が解決しようとする課題）ところが、マスクROMの代用としてPROMを使用して
も、依然として次のような問題点が残っている。

すなわち、同一容量のプログラムを格納するために必
要な、チップ上に占めるマスクROMとPROMとの面積を比
較すると、PROMの方が大きい。チップ上の集積度を上げ
てマスクROMと同等の面積にPROMを収めようとすると、
製造上の制約が厳しくなり、歩留りが低下してコスト上
昇の原因になる。

特に、ROM内蔵LSIでは、チップ全体の寸法に上限があ
るのでROMの占有面積が大きいと、予定寸法のROM内蔵LS
Iを作れないという問題点がある。

また、マスクROMと同様、PROM自体の製造にも数カ月
を要するので、修正マスクROMの製造が完了するまでに
使用が予定される数量のPROMを緊急対応用の在庫として
持つ必要がある。このような大量の在庫は、費用の面で
ももちろん、長期間保管によるPROMの端子の品質劣化の
観点からも問題である。

本発明の目的は、上記問題点を解消し、プログラムに
バグがあった場合にもマスクROMを取替えたり製造し直
したりする必要がないROM装置を提供することにある。

（課題を解決するための手段および作用）上記の問題点を解決し、目的を達成するために、本発
明は、プログラム格納用のマスクROMおよびPROMと、マ
スクROMの少なくとも修正必要部分に対して特定関係に
あるアドレスを格納するパッチアドレスPROMと、該アド
レスに対応する情報を格納する情報保持手段と、供給さ
れた読み出しアドレスおよび前記前記パッチアドレスPR
OMに格納されたアドレスを比較する比較手段と、該両ア
ドレスが一致し、さらに前記特定関係にあるアドレスを
先頭アドレスとする命令の実行終了が検出された場合
に、マスクROMに格納されたプログラムコードに代えて
前記保持手段に格納された情報を出力するスイッチ手段
とを具備した点に特徴がある。

上記特徴を有する本発明では、プログラム格納用のPR
OMに、マスクROMの修正必要部分に代わるプログラムを
格納しておき、例えば、前記情報保持手段に前記プログ
ラム格納用のPROMのアドレスにジャンプするための情報
を設定しておけば、マスクROMの修正必要部分で、この
プログラム格納用のPROMにジャンプしてマスクROMの修
正必要部分に代わる修正済みの正しいプログラムを実行
させることができる。

（実施例）以下に図面を参照して本発明の実施例を説明する。

第１図は、本発明の一実施例を示すROM装置のブロッ
ク図である。

同図において、プログラム格納ROM1はマスクROM1aとP
ROM1bとからなる。PROM1bにはマスクROM1aの修正必要部
分の、修正済サブプログラムが格納される。これらのRO
M1a,1bに格納されているプログラムコードはCPU（図示
せず）から送出されるアドレスに従い、スイッチ２を介
してCPUに読出される。

前記スイッチ２はオアゲート2aから出力される信号に
応答して動作する。そして、オアゲート2aの出力が“H"
の時、このスイッチ２が閉じられてプログラムコードが
出力され、“L"の時にはスイッチ２が開かれて前記ROM1
からのプログラムコードの出力が禁止される。

前記ROM1からのプログラムコードの出力が禁止された
場合には、代わりのコードが16個のコード出力器C1,C2,
…,C16から出力される。このコード出力器C1,C2,…,C16
は、前記CPUから送出されたアドレスとパッチアドレスP
ROM4に格納される各アドレスとを比較するための比較器
３を有している。

パッチアドレスPROM4には、マスクROM1aに格納されて
いるプログラムのうち修正必要部分のプログラムの先頭
アドレスが格納される。

また、プログラムコード保持器５には、前記修正必要
部分のプログラムの代わりとなるPROM1bに格納された修
正済サブプログラム部分へのジャンプ命令コードが格納
される。このジャンプ命令コードは、比較器３の出力に
応答して動作するスイッチ６が閉じるとCPUに読出され
る。

上記構成のROM装置では、CPUからアドレスがROM装置
に入力されると、このアドレスは比較器３において前記
パッチアドレスPROM4に格納されているアドレスと比較
される。両方のアドレスが一致した場合には比較器３の
出力が“L"から“H"に反転する。比較器３の出力が“H"
になるとオアゲート2aの出力は“L"になってスイッチ２
が開き、前記ROM1からのプログラムコードの出力が禁止
される。

また、比較器３の出力が“H"になると、スイッチ６は
閉じてプログラムコード保持器５の命令コードがCPUに
読出される。

CPUはこの命令コードを解読して前記PROM1bの、指示
されたアドレスからサブプログラムのプログラムコード
を読出す。このサブプログラムの最後にマスクROM1aの
戻り番地へのジャンプ命令を書込んでおくことによっ
て、修正済サブプログラムの読出しが終わるとマスクRO
M1aの戻り番地に進む。

本実施例では、コード出力器を16個設けているのでマ
スクROM1aに格納されているプログラムを最大16カ所修
正可能である。

なお、前記スイッチ2,6は、いずれもプログラムコー
ドのビット数に等しい切換接点を有していて、この切換
接点を比較器３の出力に応じて同時に開閉し、プログラ
ムコードを出力可能状態にしたり、出力禁止状態にする
ようにしている。

次に、第２実施例として、ROMのアクセススピードを
速くするように構成した例を示す。第５図は第２実施例
の要部を示すブロック図である。同図において、第１図
と同符号は同一または同等部分を示す。

この第２実施例では、修正必要部分に対して特定の関
係にあるアドレスの命令が実行された後に前記スイッチ
2,6を切替えるように構成している。

第５図において、パッチアドレスPROM4には、修正必
要部分のアドレスに対して特定関係にあるアドレスを格
納しておく。そして、比較器３において、プログラムコ
ードを読出すためにCPUから出力されたアドレスと、前
記パッチアドレスPROM4に格納されているアドレスとを
比較する。比較の結果、両方のアドレスが一致するとフ
リップフロップ24の出力が“H"にセットされる。

一方、命令実行検出部23では、修正必要部分のアドレ
スに対して前記パッチアドレスROM4に格納された特定関
係（予定数前の番地）にあるアドレスの命令が実行され
たことを命令実行終了信号によって検出すると、アンド
ケート25に対して出力される信号が“H"となる。

前記フリップフロップ24および命令実行検出部23の出
力信号が共に“H"になると、アンドゲート25からの信号
に従ってスイッチ２および６が切換えられ、ROM1からの
プログラムコードの出力が停止され、プログラムコード
保持器５からプログラムコードが出力される。

例えば、前記特定関係にあるアドレスとして、修正必
要部分の直前の命令の先頭アドレスを前記パッチアドレ
スPROM4に格納する場合を仮定すると、該命令が３バイ
ト命令の場合に、前記パッチアドレスPROM4に修正必要
部分の３番地前のアドレスを格納しておく。その結果、
前記フリップフロップ24の出力は修正必要部分の３番地
前で“H"になり、すなわち、修正必要部分の３番地前の
命令を実行中に修正必要部分を検出できるので前記３バ
イト命令の実行が終了したことが命令実行終了信号によ
って検知されると直ちに前記スイッチ2,6が切換えられ
る。

次に、本発明の第３実施例を説明する。この第３実施
例では前記マスクROM1aの修正部分が少ない場合に効率
的に修正プログラムのコードを出力できるようなコード
出力器を示す。第２図はこのようなコード出力器のブロ
ック図である。

同図において、パッチアドレスPROM7には前記マスクR
OM1aの修正必要部分の先頭アドレスから３番地先のアド
レスが書込まれる。そして、プログラムコード保持器８
〜11には修正必要部分の先頭アドレス、およびそこから
３番地先までの修正済みのプログラムコードが各々書込
まれている。

前記パッチアドレスPROM7に書込まれているアドレス
は、加算器12〜14で予定の数値をそれぞれ加算され後、
比較器15〜17に入力される。

本実施例では、加算器12〜14で加算される予定の数値
はそれぞれ−3,−2,−１である。加算される予定の数値
は−3,−2,−１に限らず、パッチアドレスPROM7に、修
正必要部分のどの部分のアドレスが格納されるかによっ
て決定される。比較器18には前記パッチアドレスROM7に
書込まれているアドレスがそのまま入力される。

前記比較器15〜18ではCPUから送出されるアドレス
と、パッチアドレスPROM7に書込まれているアドレスま
たはこのアドレスに予定の数値が加算されたアドレスと
が比較される。

比較器15〜18に入力された両方のアドレスが一致した
場合には、比較器15〜18のそれぞれの出力は“H"にな
り、この出力信号に応答してスイッチ19〜22が閉じて各
プログラム保持器８〜11に格納されているプログラムコ
ードがCPUに出力される。

同時に、比較器15〜18の出力はオアゲート23を介して
第１図に示したオアゲート2aに入力され、前記スイッチ
２を開いてプログラム格納ROM1からのCPUに対するプロ
グラムコードの出力を禁止する。

このように、マスクROM1aの修正必要範囲が少ない場
合（この第２実施例では修正必要範囲は４バイト）、前
記プログラム格納ROM1のPROM1bにジャンプさせることな
く、プログラムコード保持器８〜11からCPUに直接修正
済みのプログラムコードを出力させることができる。な
お、加算器12〜14の代わりにCPUから入力されるアドレ
スに対して特定の関係にあるアドレスを作成するための
演算器を使用してもよい。

修正必要範囲が４バイトを超える場合には、プログラ
ムコード保持器８にジャンプ命令コードを書込んでおく
と共に、前記PROM1bに修正後のプログラムコードを書込
んでおけば第１実施例と同様の動作ができ、本発明の目
的を達成するための作用を生じさせることができる。

次に、第３実施例における前記マスクROM1a,PROM1bお
よびパッチアドレスPROM7のアドレスの割付けについて
説明する。第３図にアドレス割付けの概要を示し、第４
図に詳細なアドレスの割付け例を示す。第４図におい
て、第1,第２図と同符号は同一または同等部分を示す。

一例として、第３図に示したようにアドレス空間が32
キロバイトあるROMにおいて、31.5キロバイトがマスクR
OMであり、0.5キロバイトをPROMに設定する。31.5キロ
バイトのマスクROMは前記マスクROM1aとして使用され、
0.5キロバイトのPROMは、PROM1bおよびパッチアドレスP
ROM7ならびにプログラムコード保持器８〜11として使用
される。

0.5キロバイト（512バイト）のPROMのうち、ブログラ
ム格納用PROM1bの領域としては480バイト、パッチアド
レスPROM7の領域としては32バイトが割付けられる。そ
して、図示のようにプログラム格納用PROM1bの領域の末
尾側64バイトはプログラムコード保持器８〜11と共用す
るように設定してある。

このように、プログラム格納用PROM1bの領域とプログ
ラムコード保持器８〜11の領域とを共用することによっ
て、用意されたパッチアドレスPROMの一部しか使用され
ない場合、つまり修正必要部分の数が予定のパッチアド
レスPROMの数より少ない場合は、プログラムコード保持
器８〜11の領域のうちの余分になった領域にも、修正プ
ログラムを書込むことができる。したがって、限られた
ROM領域を有効に使用することができる。

第４図において、CPUからは最上位のビットが“0"に
固定された16ビットのアドレスが入力される。したがっ
て、パッチアドレスPROM7にも16ビットのパッチアドレ
スが格納されている。また、プログラムコード保持器８
〜11にはそれぞれ１バイト（８ビット）のプログラムコ
ードが格納される。

前記PROMは一度書込んだ情報は消去できないPROM、つ
まりOTP（One Time PROM）が使用される。

マスクROM1aの記憶内容にバグがなくて修正を行う必
要がない場合はパッチアドレスPROM7に情報を書込まな
い。前記OTPは、情報が書込まれていない場合は、すべ
てのビットが“1"、つまり、FF_Hであり、16ビットのパ
ッチアドレスPROMはFFFF_Hとなる。

ところが、32キロビットのアドレス空間にはこのアド
レスFFFF_Hは実在しない。したがって、パッチアドレスP
ROM7に情報が書込まれていない場合はCPUから入力され
るアドレスとパッチアドレスPROM7から入力されるアド
レスとが一致することはないので、比較器15〜18の出力
は“H"にならない。その結果、スイッチ２は閉じたまま
保持されるので、マスクROM1aのプログラムコードがい
つも出力される。

次に、本発明の第４実施例について説明する。

第６図は第４実施例を示すブロック図である。同図に
おいて、パッチアドレスPROM4には、マスクROM1aに記憶
されているプログラムコードのうちの修正必要部分のア
ドレスが格納される。また、偏差保持器5aには、PROM1b
に記憶させた修正済プログラムコード格納部分のアドレ
スと、前記修正必要部分のアドレスとの偏差が格納され
る。

例えば、前記修正必要部分のアドレスが1000番地（10
進数）で、修正済プログラムコード格納部分のアドレス
が3000番地（10進数）ならば、両者の差2000が偏差とし
て格納される。

一方、偏差“0"設定器27には偏差“0"が格納されてい
る。

CPUから出力されるアドレスは比較器３とアドレス演
算器26とに入力される。切換スイッチ6aは、比較器３の
出力に応じて切換えられ、偏差保持器5aおよび偏差“0"
設定器27の出力が選択的にアドレス演算器26に入力され
る。

アドレス演算器26では、CPUから入力されるアドレス
と、切換スイッチ6aを介して入力されるデータとを加算
して修正済プログラムコードが格納されているPROM1bの
アドレスを算出し、そのアドレスをプログラム格納ROM1
に対して出力する。

このように第４実施例では、比較器３で２つのアドレ
スが一致した場合には、修正済プログラムコードが格納
されている部分へのジャンプ命令を出力するのではな
く、直接、修正済プログラムコードが格納されている部
分のアドレスを発生するようにした。

上記説明のように、それぞれの実施例では、パッチア
ドレスPROMに、パッチアドレスつまりマスクROMの修正
必要部分のアドレスまたはこのアドレスと特定関係にあ
るアドレスを書込むことにより、プログラムの処理が修
正必要部分まで進行した時点でこのパッチアドレスと対
応するプログラムコードに従って修正済みのプログラム
が格納されているPROM領域へジャンプできる。

なお、本実施例では、プログラムコード保持器に汎用
性のある命令コード等を格納し、CPUがこのコードを解
読して予定の動作を行うように構成した例を示した。

しかし、本発明ではこれに限定されず、プログラムコ
ード保持器にはCPUに特定の動作を行なわせるトリガ信
号となる情報を格納するようにしてもよい。

すなわち、ROMとCPUとが同一チップ上に設けられたRO
M内蔵LSIでは、ROMとCPUとのアーキテクチュアが同一で
あるため、汎用性のある命令コードでなくても、そのLS
Iに固有のトリガ信号によってジャンプ命令等の特定動
作をCPUに行なわせることができる。

また、本発明では、プログラムコードを読出すアドレ
スが物理アドレスの場合に限らず論理アドレスの場合で
あっても同様に実施できる。

（発明の効果）以上の説明から明らかなように、本発明によれば、次
のような効果が達成できる。

（１）マスクROM領域からPROM領域にジャンプできるの
で、マスクROMの修正プログラムをサブプログラムとし
てPROMに書込んでおけば修正されたバグのないプログラ
ムを実行できる。

（２）プログラムにバグが発見された場合でも、一度製
造されたマスクROMを廃棄して新しく製造し直すという
必要がなくなる。

（３）バグ発生時に備えて大記憶容量のPROMを大量に在
庫する必要がない。

（４）ROM全体の数十分の一の容量のPROMを設けるだけ
でよいので、わずかなチップ面積の増加でバグ発生時の
対策ができる。

（５）従来ひろく使用されているROMライタでマスクROM
の修正必要部分の書込み、および書込み内容の確認がで
きる。

（６）ROMを取外すことなく、ROM装置を制御装置に実装
した状態で上記（５）の処置を行える。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
は第２実施例を示すブロック図、第３図はアドレス空間
の説明図、第４図はアドレス空間の具体的割付けを示す
図、第５図は第３実施例の要部を示すブロック図、第６
図は第４実施例を示すブロックである。１……プログラム格納ROM、1a……マスクROM、1b……PR
OM、2,6,19〜22……スイッチ、3,15〜18……比較器、4,
7……パッチアドレスPROM、5,8〜11…プログラムコード
保持器、12〜14……加算器

Claims

(57)【特許請求の範囲】

【請求項１】１つの半導体チップ上の少なくとも一部の
範囲に構成されたROM装置において、プログラムを格納するためのマスクROMと、前記マスクROMに書込まれたプログラムコードの修正必
要部分のアドレスに対して特定関係にあるアドレスを書
込むことのできるパッチアドレスPROMと、前記プログラムコードを読出すためのアドレスおよび前
記パッチアドレスPROMに書き込まれたアドレスの一方に
予定の演算処理を加えて修正アドレスを生成する複数の
演算手段と、 CPUに出力する情報を前記それぞれの演算手段で生成さ
れた前記修正アドレスに対応させて格納する情報保持手
段と、前記プログラムコードを読出すためのアドレスおよび前
記パッチアドレスPROMに書込まれたアドレスの他方と前
記それぞれの演算手段で生成された前記修正アドレスと
を比較する複数の比較手段と、前記比較手段での比較の結果、前記両方のアドレスが一
致した場合に、前記マスクROMに格納されたプログラム
コードに代えて前記情報保持手段に格納された情報を出
力するスイッチ手段とを具備したことを特徴とするROM
装置。
【請求項２】プログラムを格納するためのPROMをさらに
具備したことを特徴とする請求項１記載のROM装置。
【請求項３】１つの半導体チップ上の少なくとも一部の
範囲に構成されたROM装置において、プログラムを格納
するためのマスクROMおよびPROMと、前記マスクROMに書込まれたプログラムコードの修正必
要部分のアドレスに対して特定関係にあるアドレスを書
込むことのできるパッチアドレスPROMと、 CPUに出力する情報を前記パッチアドレスPROMに書き込
まれたアドレスに対応させて格納する情報保持手段と、前記プログラムコードを読出すためのアドレスおよび前
記パッチアドレスPROMに書込まれたアドレスを比較する
比較手段と、前記修正必要部分に対して前記特定関係にあるアドレス
を先頭アドレスとする命令が実行されたことを検出する
命令実行検出手段と、前記比較手段での比較の結果、前記両方のアドレスが一
致し、さらに前記命令実行検出手段により前記特定関係
にあるアドレスを先頭アドレスとする命令の実行終了が
検出された場合に、前記マスクROMに格納されたプログ
ラムコードに代えて前記情報保持手段に格納された情報
を出力するスイッチ手段とを具備したことを特徴とする
ROM装置。
【請求項４】前記プログラムを格納するためのPROMに、
前記マスクROMに書込まれたプログラムコードの修正必
要部分の修正済プログラムコードが格納されていること
を特徴とする請求項2,または３記載のROM装置。
【請求項５】前記情報保持手段に格納されている情報が
前記PROMの修正済プログラムコード格納部分へのジャン
プ命令コードであることを特徴とする請求項４記載のRO
M装置。
【請求項６】前記情報保持手段に格納されている情報
が、前記PROMの修正済プログラムコード格納部分にジャ
ンプする動作をCPUに行わせるためのトリガであること
を特徴とする請求項４記載のROM装置。
【請求項７】１つの半導体チップ上の少なくとも一部の
範囲に構成されたROM装置において、プログラムを格納するためのマスクROM、およびこのマ
スクROMの修正必要部分のプログラムコードに対する修
正済プログラムコードを格納するためのPROMを有するプ
ログラムコード格納ROMと、前記マスクROMに書込まれたプログラムコードの修正必
要部分のアドレスを書込むことのできるパッチアドレス
PROMと、前記修正必要部分のブログラムコード格納部分および修
正済プログラムコード格納部分のアドレスの相関関係を
表わす情報を前記パッチアドレスPROMに対応させて格納
する情報保持手段と、前記相関関係を表す情報およびプログラムコードを読出
すためのアドレスに基づいて前記修正済プログラムコー
ド格納部分のアドレスを発生させる演算手段と、前記プ
ログラムコードを読出すためのアドレスおよび前記パッ
チアドレスPROMに書込まれたアドレスを比較する比較手
段と、前記比較手段での比較の結果、前記両方のアドレスが一
致した場合に、前記情報保持手段に格納されている情報
を前記演算手段に対して出力するスイッチ手段とを具備
したことを特徴とするROM装置。
【請求項８】前記プログラムを格納するためのマスクRO
MおよびPROMとパッチアドレスPROMと、情報保持手段と
が１つのアドレス空間に配置されていることを特徴とす
る請求項２〜７のいずれかに記載のROM装置。
【請求項９】前記プログラムを格納するためのPROMのア
ドレス領域の少なくとも一部と情報保持手段のアドレス
領域とが重複したアドレス空間に設定されていることを
特徴とする請求項８記載のROM装置。