JPH03230531A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03230531A
JPH03230531A JP2651190A JP2651190A JPH03230531A JP H03230531 A JPH03230531 A JP H03230531A JP 2651190 A JP2651190 A JP 2651190A JP 2651190 A JP2651190 A JP 2651190A JP H03230531 A JPH03230531 A JP H03230531A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
tungsten
film
region
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2651190A
Other languages
English (en)
Inventor
Masato Kanazawa
正人 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2651190A priority Critical patent/JPH03230531A/ja
Publication of JPH03230531A publication Critical patent/JPH03230531A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置内に形成されたコンタクト開口部
を埋め込む半導体装置の製造方法に関するものである。
従来の技術 近年、半導体装置の微細化、高集積化に伴い、配線の断
線不良、コンタクト不良の対策が必要となり、配線の信
頼性向上のため、アルミニウムまたはその合金単層に代
わり、金属硅化物層あるいは金属窒化物層を、アルミニ
ウムまたはその合金の下部、上部またはその両部に用い
た積層配線が利用されるようになってきている。またア
ルミニウムまたはその合金膜は、耐エレクトロマイグレ
ーション性、耐ストレスマ1′グレージョン性に弱いこ
とから、アルミニウムまたはその合金膜に変わる材料と
して、タングステンを用いるべく研究開発が行なわれて
いるのが現状である。減圧気相成長法によるタングステ
ンの半導体装置への応用として、たとえば、アイ・イー
・イー・イー 1989年カスタムインテグレーティッ
ドサーキットコンファレンス 18.1.1.’“アプ
リケーションズオブCVD タングステン インVLS
 I  サーキ・ン゛ン”(IEEE 1989 CU
STOM INTEGRATED CIRCUITCO
NFEIIENCE 18.1.1”APPLICAT
IONS OF CV[] TUNGSTENN VL
SI CIIICIIITS”)にその概要が示されて
いる。
特に半導体装置の配線間を接続するコンタクト開口部に
着目すると、コンタクト開口部の段差部での配線の被覆
率を向上し、段差部での断線の防止、上部保護膜の被覆
率を向上し保護膜の耐湿性の向上、総記線抵抗の低減、
等を達成するため、コンタクト開口部内のみを導伝性の
材料により埋め込む技術がある。た古えば、WF6のS
iH4還元反応を利用した減圧気相成長法によるタング
ステンの選択成長技術が、1つの有力なコンタクト開口
部の埋め込み技術として研究開発が盛んに行なわれてい
る。減圧気相成長法によるタングステンの選択成長技術
においては、バッチ式の電気炉タイプの装置から、高真
空の装置で枚様式のランプ加熱方式を利用したコールド
ウオール型のチャンバーを用いることにより、工程の安
定度と再現性が増したことも注目される要因である。
以下に従来のWF6のS i H4還元反応を利用した
減圧気相成長法によるタングステンの選択成長技術によ
り、コンタクト開口部内のみにタングステンを埋め込む
半導体装置の製造方法の一例を示す。第3図は上記従来
の半導体装置の製造方法によって形成されるコンタクト
開口部の断面図である。P型半導体基板1上に選択酸化
によるフィールド絶縁膜2が形成され、更に加速エネル
ギー40keV、ドーズBk 5 x 1015/ c
m−2程度のAs+イオン注入により、As+イオン注
入層が形成される。その上部に層間絶縁膜3(700n
m)として、たとえば、気相成長法によりB P S 
G([]or。
Pl+osphoSilicate Glass)が7
00nm形成され、電気炉による900℃60分程度の
熱処理により、B P S Gの平坦化と同時に、拡散
層の深さ0.2μm程度のN型拡散層4が形成される。
その上部にコンタクト開口部5が、たとえば、フォトリ
ソグラフィーとドライエッヂレグ法により形成される(
第3図(A〉)。コンタクト開口部5を、たとえば、フ
ッ酸の希釈液による化学的な洗浄後、WF6の5i)1
4還元反応を利用した減圧気相成長法によるタングステ
ンの選択成長技術により、コンタクト開口部5内のみに
タングステン6を700nm埋め込む(第3図(B))
。さらにその上部に、圧力5 mtorr程度のl\r
雰囲気中で高周波を印加し、A rイオンによりタング
ステン表面をスパッタリングしたのち、同一真空装置内
でDCマグネトロンスパッタ法により、アルミニウム系
合金膜7を堆積し上部配線を形成する(第3図(C〉)
以上のような半導体装置の製造方法によると、コンタク
ト開口部がタングステンにより埋め込まれるために、コ
ンタクト開口部における上部アルミニウム合金配線の被
覆率が向上し、断線を低減できると共に総記線抵抗を低
減できる等、多大な優位点がある。これらの優位点につ
いては、前記アイ・イー・イー・イー1989年カスタ
ム インチグレーティラドサーキット コンファレンス
18、1.1.“アプリケーションズオブCVDタング
ステンインVLS I  サーキツツ”IEEE198
9 CUSTOM INTEGRATED CIRCU
IT C0NFERENCE 18゜1.1“APPL
ICATIONS  OF  CVD  TUNGST
EN  IN  VLSI  CIRCtl ITS”
にも示されている。また前記、W F eのSiH4還
元反応を利用した減圧気相成長法によるタングステンの
選択成長技術においては、選択性(目的とするコンタク
ト開口部内のみならず、コンタクト開口部以外の層間絶
縁膜上にタングステンが成長しない度合)の向上、コン
タクト抵抗の安定化のために、WFGのSiH4還元反
応を利用した減圧気相成長法によるタングステンの成長
を行なう前に、たとえば、W F 6−、 H2、A 
rの混合ガス中で300℃程度に半導体基板を加熱する
などの方法(以下、前処理)がとられる。−−一般には
、W F eのSiH4還元反応は、2WF6+3Si
H4→2W + 3 S i F4+ 6 H2■で起
こるために、拡散層上の自然酸化膜の還元効果はなく、
拡散層との密着性も1 /、良好なコンタクト特性を有
する再現性のよいコンタクト形成は難しいことが知られ
ている。一方、WFcの1−12還元反応では、極初期
過程において、 2WFc+33i−2W↓3SiF、+     ■の
反応が起り、ある意味ではコンタクト開U部の底がエツ
チングされるために、拡散層との密着1iも増し、より
安定なコンタクト形成が可能となる。さらに、300℃
程度に加熱した゛1′−導体基板上の層間絶縁膜をWF
6. II2. A r−の混合カス中にさらすことに
より、後のWF6のSiH4還元反応を利用した減圧気
相成長法によるタングステンの成長過程において、層間
絶縁膜−Fにタングステンが成長しにくくなり、選択性
が向上することが知られている。また、前記■の反応は
300 ’CC変度温度領域においては、半導体基板の
温度が高いほど、処理時間が長いほど進み、選択性も向
上することが知られている。
発明が解決しようとする課題 しかしながら、上記従来の半導体装置の製造方法では、
選択性の低下による層間絶縁膜上に成長したタングステ
ンは、上部アルミニウム合金配線の短絡や断線をひきお
こすため、半導体装置を高歩留りで製造する上で、WF
6. t(2,A rの混合カス中での111丁処理を
より高温かつ長時間荷ない、選択性を十分に向上する必
要があり、前記■の反応による下地の拡散層の81の浸
食量は必要以上こ多いものとなってしまう。下地の拡散
層のSiの浸食量の増加は、拡散層深さが0.3μm以
下の半導体装置に適用した場合、選択性を向上するため
のWFG、 )12. A rの混合カス中での前処理
により、拡散層と下地半導体基板とのpn接合が破壊さ
れ、pn接合の逆方向電流が増加するという問題がある
。本発明は、選択性を向上するためのWF6. )(2
,A rの混合カス中ての前処理を十分に行ない、半導
体装置を高歩留りで製造するための選択性を十分に得、
しかも、拡散層と下地半導体基板とのpn接合が破壊さ
れず、pn接合の逆方向電流の増加のない半導体装置の
製造方法を提供することを目的とする。
課題を解決するための手段 半導体基板上に形成された第1の絶縁膜の所定領域をエ
ツチングし、前記半導体基板表面を露出する工程上、前
記半導体基板上に導電膜を形成する工程と、前記導電膜
上でかつ前記半導体基板表面が露出した領域にレジスト
を形成する工程と、前記半導体基板表面が露出した領域
以外にある前記導電膜をエツチング除去する工程と、前
記半導体基板表面が露出した領域にある前記レジストを
除去する工程と、前記導電膜上でかつ前記半導体が露出
した領域に減圧気相成長でタングステン膜を選択形成す
る。
また、゛ト導体基板上に形成された第1の絶縁膜をエツ
チングし、前記半導体基板表面の第1の所定領域を露出
する工程と、前記半導体基板上に導電膜を形成する工程
と、少な(とも前記第1の所定領域より広い第2の領域
の前記導電膜を残存する工程と、前記半導体基板上に第
2の絶縁膜を形成する工程と、前記第2の領域の第3の
所定領域の前記第2の絶縁膜を除去し前記導電膜を露出
する工程と、前記導電膜上でかつ前記第3の所定領域に
減圧気相成長でタングステン膜を選択形成する。
作用 前記半導体装置の製造方法によると、選択性を向上する
ためのWF6.H2,A rの混合ガス中での前処理過
程では、下地拡散層上部には導伝膜層が形成されており
、拡散層表面の81は直接W F sガスに接触しない
。したがって、半導体装置を高歩留りで製造する上で、
選択性を向上するに必要十分な前処理を行なっても、前
記■の反応による拡散層のSiの浸食は防止される。
実施例 以下に、本発明の第1の実施例について図面を参照しな
がら説明する。第1図は、本発明の第1の実施例におけ
る、半導体装置の製造方法を示すコンタクト開口部の断
面図である。P型半導体基板11上に選択酸化によるフ
ィールド絶縁膜12が形成され、更に加速エネルキー4
0keV、ドーズ量5 x 1015/ cm−2程度
の程度のAs+イオン注入により、As+イオン注入層
が形成される。
その上部に層間絶縁膜13く700旧0)として、たと
えば、気相成長法によりBPSGが700nm形成され
、電気炉による900℃60分程度の熱処理により、B
 T) S Gの平坦化と同時に、拡散層の深さ0.2
μm程度のN型拡散層14が形成される。その上部にコ
ンタクト開口部15が、たとえば、フォトリソグラフィ
ーとドライエツチング法により形成される。コンタクト
開口部15を、たとえば、フッ酸の希釈液による化学的
な洗浄後、チタン層(膜厚 20nm)を、たとえば、
DCマグネトロンスパッタ法により、チタン窒化物層(
膜厚:l100n>を、たとえば、窒素とアルゴンの混
合雰囲気中での反応性DCマグネトロンスパッタリング
法により連続で堆積し、導伝膜層16を形成する(第1
図(A))。続いて約2μmの膜厚でフォトレジストを
P型半導体基板全面に回転塗布し、100’C程度のベ
ーキングを行なう。更に、たとえば、酸素を含む高周波
プラズマにより、層間絶縁膜13上のフォトレジストを
エツチング除去し、コンタクト開口部15内のみにフォ
トレジスト16を残す。フォトレジスト16をエツチン
グマスクとして導伝層膜16を、たとえば、HF : 
)lNO3:H20=3 : 200+ 20の混合液
によりエツチング除去し、コンタクト開口部15の底部
のみに導伝膜層16を残す(第1図(B))。フォトレ
ジスト16をたとえば、酸素を含む高周波プラズマと発
煙硝酸による洗浄により除去した後、P型半導体基板1
1をタングステンの成長装置内に導入する。タングステ
ンの成長装置として、たとえば、コールドウオール型の
枚様式チャンバーを仮定すると、前処理ステップとして
、たとえば、P型半導体基板温度280℃、圧力200
mtorr、ガス流量比WF6:H2:Ar−1:20
:500程度で、120秒間程度の処理を行なった後、
タングステンの成長ステップとして、たとえば、P型半
導体基板温度240 ’C、圧力200mtorr、カ
ス流量比WFs: S i H4: H2Ar=5:3
:20:500程度でタングステン17を膜厚600口
m成長し、コンタクト開口部15を埋め込む(第1図(
C))。さらにその上部に、たとえば、圧力5mtor
r程度のA r雰囲気中で高周波を印加し、Arイオン
によりタングステン17の表面をスパッタリングしたの
ち、同一真空装置内でDCマグネトロンスパッタ法によ
り、アルミニウム合金膜18を堆積し上部配線を形成す
る(第1図(D))。
続いて、本発明の第2の実施例について図面を参照しな
がら説明する。第2図は、本発明の第2の実施例におけ
る、半導体装置の製造方法を示すコンタクト開口部の断
面図である。P型半導体基板21上に選択酸化によるフ
ィールド絶縁膜22が形成され、更に加速エネルギー4
0keV、  ドーズ量5xl○+5.7cm−:程度
の程度のAs+イオン注入により、1へS+イオン注入
層が形成される。
更に、電気炉による900℃60分程度の熱処理により
、拡散層の深さ0.2μm程度のN型拡散層23が形成
される。MOSFETのソース/ドレインとなるN型拡
散層23の領域のみをP型半導体基板21上に露出させ
、他の部分は酸化ケイ素膜でおおい、たとえば、フッ酸
の希釈液による化学的な洗浄後、モリブデンケイ化物層
24(膜厚、10100nを、たとえば、DCマグネト
ロンスパッタ法により、P型半導体基板21上に堆積す
る。続いてフォトレジストをマスクとして、N型拡散層
23の上部のモリブデンケイ化物層24(膜厚:101
00nのみに、加速エネルギー40k eV、  ドー
ズ量3 x 1015/ cm−2程度のAs”イオン
注入を行なう。この注入を行なうことにより、後のBP
SGの平坦化の熱処理による、モリブデンケイ化物層2
4とN型拡散層23のコンタクト抵抗の増大を防止する
ことができる。更にフォトリソグラフィーとドライエツ
チング法により、モリブデンケイ化物層24がすべての
N型拡散層23上を覆うようにパターニングする(第2
図(A) ) 、その上部に層間絶縁膜25 (700
nm)として、たとえば、気相成長法によりBPSGが
700r+m形成され、電気炉による9 000C60
分程度の熱処理により、BPSGの平坦化が行なわれる
。その上部にコンタクト開口部26が、たとえば、フォ
トリソグラフィーとドライエツチング法により形成され
る(第2図(B))。コンタクト開口部26を、たとえ
ば、フッ酸の希釈液による化学的な洗浄後、P型半導体
基板21をタングステンの成長装置内に導入する。タン
グステンの成長装置として、たとえば、コールトウ第一
ル型の枚様式チャンバーを仮定すると、前処理ステップ
として、たとえば、P型半導体基板21を温度280℃
、圧力200mtorr、カス流峻比WF611(2A
r=1 + 20 : 500程度で、120秒間稈度
の処理を行なった後、タングステンの成長ステップとし
て、たとえば、P型半導体基板21をT温度240 ’
C、圧力200mtorr、カスrdi量比W F 6
SiH4:H2:Ar=5+3:20+500程度でタ
ングステン27を成長し、コンタクト開口部26を埋め
込む(第2図(C))。さらにその上部に、たとえば、
圧力5mtorr程度のAr雰囲気中で高周波を印加し
、Arイオンによりタングステン27の表面をスパッタ
リングしたのち、同一真空装置内でDCマグネトロンス
パッタ法により、アルミニウム合金膜28を堆積し上部
配線を形成する(第2図(D))。
以上のように、本発明による半導体装置の製造方法では
、選択性を向上するためのWF6.H2゜Arの混合ガ
ス中での前処理過程では、下地N型拡散層上部に導伝膜
層(前記実施例では、チタン窒化物層あるいはモリブデ
ンケイ化物層)が形成されており、N型拡散層表面の8
1は直接W F sガスに接触しない。したがって、半
導体装置を高歩留りで製造する上で必要な選択性を得る
ために、十分な時間および温度の前処理条件を選択して
も、N型拡散層表面のSiはWF6ガスにより浸食され
ない。
以上の実施例では、P型半導体基板上に形成されたN型
拡散層上のコンタクト開口部について示したが、P型拡
散層上のコンタクト開口部にも応用できる。また、N型
半導体基板上に形成されたN型拡散層上のコンタクト開
口部、及び、P型拡散層上のコンタクト開口部にも応用
できる。
なお、第1の実施例ではチタン層(20nm)とチタン
窒化物層(100nm)の2層の導伝膜を用いたが、膜
厚は特に限定しない。また、導伝膜としてチタンとタン
グステンの合金膜、高融点金属のケイ化物膜、高融点金
属膜を用いてもよい。また、第2の実施例では、モリブ
デンケイ化物層を用いたが、他の耐熱性を有、する金属
ケイ化物層を用いてもよい。
なお、前記実施例で示した選択性を向上するための前処
理として、コンタクト開口部を開口した半導体基板をN
F3あるいはCF4等の工・ンチングカスのプラズマ中
にさらすこととしても、選択性の向上に対し効果がある
ことが知られているが、同様に拡散層のS】が浸食され
ることが大きな課題となっている。本発明の実施例に示
す前処理を、半導体基板をN F 3あるいはCF4等
のエツチングガスのプラズマ中にさらすこととしても、
同様の効果かえられる。
発明の効果 以上のように本発明による半導体装置の製造方法では、
選択性を向上するための前処理段階において、N型拡散
層のSiは浸食されないため、N型拡散層と下地半導体
基板とのpn接合は破壊されず、pn接合の逆方向電流
は増加しない。さらに、十分な選択性かえられるために
、上部アルミニウム合金膜の断線や短絡の確率が大幅に
減少し、半導体装置を高歩留りで製造することが可能と
なる。また、コンタクト開口部を安定かつ容易に埋め込
むことが可能となり、アルミニウム合金膜のコンタクト
開口部における被覆率を向上することができ、断線のな
いアルミニウム合金膜による配線を有することにより、
半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例における半導体装置の製
造方法の断面図、第2図は本発明の第2の実施例におけ
る半導体装置の製造方法の断面図、第3図は従来の半導
体装置の製造方法の断面図である。 1・・・・・・P型半導体基板、2・・・・・・フィー
ルド絶縁膜、3・・・・・・層間絶縁膜、4・・・・・
・N型拡散層、5・・・・・・コンタクト開口部、6・
・・・・・タングステン、7・・・・・・アルミニウム
合金膜、11・・・・・P型半導体基板、12・・・・
・・フィールド絶縁膜、13・・・・・・層間絶縁膜、
14・・・・・・N型拡散層、15・・・・・・コンタ
クト開口部、16・・・・・・導伝膜層、17・・・・
・・タングステン、18・・・・・・アルミニウム合金
膜、21・・・・・・P型半導体基板、22・・・・・
・フィールド絶縁膜、23・・・・・・N型拡散層、2
4・・・・・・モリブデンケイ化物層、25・・・・・
・層間絶縁膜、26・・・・・・コンタクト開口部、2
7・・・・・・タングステン、28 ・・・・アルミニ
ウム合金膜。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に形成された第1の絶縁膜の所定領
    域をエッチングし、前記半導体基板表面を露出する工程
    と、前記半導体基板上に導電膜を形成する工程と、前記
    導電膜上でかつ前記半導体基板表面が露出した領域にレ
    ジストを形成する工程と、前記半導体基板表面が露出し
    た領域以外にある前記導電膜をエッチング除去する工程
    と、前記半導体基板表面が露出した領域にある前記レジ
    ストを除去する工程と、前記導電膜上でかつ前記半導体
    が露出した領域に減圧気相成長でタングステン膜を選択
    形成する工程を有することを特徴とする半導体装置の製
    造方法。
  2. (2)半導体基板上に形成された第1の絶縁膜をエッチ
    ングし、前記半導体基板表面の第1の所定領域を露出す
    る工程と、前記半導体基板上に導電膜を形成する工程と
    、少なくとも前記第1の所定領域より広い第2の領域の
    前記導電膜を残存する工程と、前記半導体基板上に第2
    の絶縁膜を形成する工程と、前記第2の領域の第3の所
    定領域の前記第2の絶縁膜を除去し前記導電膜を露出す
    る工程と、前記導電膜上でかつ前記第3の所定領域に減
    圧気相成長でタングステン膜を選択形成する工程を有す
    ることを特徴とする半導体装置の製造方法。
JP2651190A 1990-02-06 1990-02-06 半導体装置の製造方法 Pending JPH03230531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2651190A JPH03230531A (ja) 1990-02-06 1990-02-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2651190A JPH03230531A (ja) 1990-02-06 1990-02-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03230531A true JPH03230531A (ja) 1991-10-14

Family

ID=12195505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2651190A Pending JPH03230531A (ja) 1990-02-06 1990-02-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03230531A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243324A (ja) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPS6441240A (en) * 1987-08-07 1989-02-13 Nec Corp Semiconductor integrated circuit device
JPS6455861A (en) * 1987-08-27 1989-03-02 Mitsubishi Electric Corp Semiconductor device
JPH022139A (ja) * 1987-12-04 1990-01-08 American Teleph & Telegr Co <Att> 集積回路の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243324A (ja) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JPS6441240A (en) * 1987-08-07 1989-02-13 Nec Corp Semiconductor integrated circuit device
JPS6455861A (en) * 1987-08-27 1989-03-02 Mitsubishi Electric Corp Semiconductor device
JPH022139A (ja) * 1987-12-04 1990-01-08 American Teleph & Telegr Co <Att> 集積回路の製造方法

Similar Documents

Publication Publication Date Title
JP2978748B2 (ja) 半導体装置の製造方法
US5232871A (en) Method for forming a titanium nitride barrier layer
JP3963494B2 (ja) 半導体装置およびその形成方法
US5175126A (en) Process of making titanium nitride barrier layer
US20050130380A1 (en) Semiconductor device structures including metal silicide interconnects and dielectric layers at substantially the same fabrication level
JP3129232B2 (ja) 半導体装置の製造方法
JPH021981A (ja) 珪素半導体デバイスに電気相互接続部を形成する方法
JP3149406B2 (ja) 半導体装置の製造方法
JP3277855B2 (ja) 半導体装置の配線形成方法
JPH04209556A (ja) 局部相互接続形成方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
US5087322A (en) Selective metallization for high temperature semiconductors
JP2664757B2 (ja) 半導体装置の製造方法
US20030132521A1 (en) Method for electrical interconnection employing salicide bridge
US6570232B2 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JPH0467630A (ja) 高融点金属成長方法
JP2705621B2 (ja) 半導体装置の製造方法
JPH03230531A (ja) 半導体装置の製造方法
JP3072544B2 (ja) 半導体装置の配線方法
JPH02162722A (ja) 半導体装置の製造方法
JPH1041298A (ja) 半導体装置及びその製造方法
JP3201318B2 (ja) 半導体装置の製造方法
JPH09102469A (ja) 半導体装置の製造方法
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法