JPH0322925Y2 - - Google Patents
Info
- Publication number
- JPH0322925Y2 JPH0322925Y2 JP1984146667U JP14666784U JPH0322925Y2 JP H0322925 Y2 JPH0322925 Y2 JP H0322925Y2 JP 1984146667 U JP1984146667 U JP 1984146667U JP 14666784 U JP14666784 U JP 14666784U JP H0322925 Y2 JPH0322925 Y2 JP H0322925Y2
- Authority
- JP
- Japan
- Prior art keywords
- support plate
- region
- electrode
- diode chip
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007789 sealing Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Rectifiers (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、電子回路装置等の電源に使用するた
めのブリツジ型絶縁物封止整流装置に関する。
めのブリツジ型絶縁物封止整流装置に関する。
従来の技術
従来の単相全波整流回路を構成するブリツジ型
絶縁物封止整流装置は、例えば、第１１図及び第
１２図に示す如く構成されている。この第１１図
及び第１２図において、D1，D2，D3，D4は第
１、第２、第３、第４のダイオードチツプであ
り、それぞれメサ形状を有している。４１，４２
は第１及び第２の支持板であり、放熱板及び配線
板として働くように金属板で形成されている。第
１及び第２のダイオードチツプD1，D2は第１の
支持板４１に半田（図示せず）によつてそれぞれ
固着され、第３及び第４のダイオードチツプD3，
D4は第２の支持板４２で半田で固着されている。
４３，４４は板状の第１及び第２の内部リードで
あり、第１の内部リード４３は第１及び第３のダ
イオードチツプD1，D3の上に接続され、第２の
内部リード４４は第２及び第４のダイオードチツ
プD2，D4の上に接続されている。４５，４６，
４７，４８は第１、第２、第３及び第４の外部リ
ードである。第１の外部リード４５は第１の支持
板４１に一体化され、第２の外部リード４６は第
１の内部リード４３に接続され、第３の外部リー
ド４７は第２の内部リード４４に接続され、第４
の外部リード４８は第２の支持板４２に一体化さ
れている。これ等の組立体は第１〜第４の外部リ
ード４５〜４８の先端側を露出させた状態に絶縁
物４９で封止されている。
絶縁物封止整流装置は、例えば、第１１図及び第
１２図に示す如く構成されている。この第１１図
及び第１２図において、D1，D2，D3，D4は第
１、第２、第３、第４のダイオードチツプであ
り、それぞれメサ形状を有している。４１，４２
は第１及び第２の支持板であり、放熱板及び配線
板として働くように金属板で形成されている。第
１及び第２のダイオードチツプD1，D2は第１の
支持板４１に半田（図示せず）によつてそれぞれ
固着され、第３及び第４のダイオードチツプD3，
D4は第２の支持板４２で半田で固着されている。
４３，４４は板状の第１及び第２の内部リードで
あり、第１の内部リード４３は第１及び第３のダ
イオードチツプD1，D3の上に接続され、第２の
内部リード４４は第２及び第４のダイオードチツ
プD2，D4の上に接続されている。４５，４６，
４７，４８は第１、第２、第３及び第４の外部リ
ードである。第１の外部リード４５は第１の支持
板４１に一体化され、第２の外部リード４６は第
１の内部リード４３に接続され、第３の外部リー
ド４７は第２の内部リード４４に接続され、第４
の外部リード４８は第２の支持板４２に一体化さ
れている。これ等の組立体は第１〜第４の外部リ
ード４５〜４８の先端側を露出させた状態に絶縁
物４９で封止されている。
考案が解決しようとする問題点
ところで、第１〜第４のダイオードチツプD1
〜D4は同一極性の場合には、第１の支持板４１
に対してチツプD1，D2の例えばカソードを固着
させ、第２の支持板４２に対してチツプD3，D4
のアノードを固着させなければならない。このた
め、組み込み作業が煩雑になると共に、チツプの
誤極性組み込みを起し易い。また、チツプD1〜
D4がメサ形状の場合には、第１５図のチツプD3，
D4のようにメサの頂部が下側になるものは、安
定性が悪くて半田接続不良を引き起し易い上に、
チツプの角部に封止樹脂のストレスが加わつてチ
ツプ破壊を起し易い。そこで、本考案の目的は、
製作が容易で且つ安定した構造のブリツジ型絶縁
物封止整流装置を提供することにある。
〜D4は同一極性の場合には、第１の支持板４１
に対してチツプD1，D2の例えばカソードを固着
させ、第２の支持板４２に対してチツプD3，D4
のアノードを固着させなければならない。このた
め、組み込み作業が煩雑になると共に、チツプの
誤極性組み込みを起し易い。また、チツプD1〜
D4がメサ形状の場合には、第１５図のチツプD3，
D4のようにメサの頂部が下側になるものは、安
定性が悪くて半田接続不良を引き起し易い上に、
チツプの角部に封止樹脂のストレスが加わつてチ
ツプ破壊を起し易い。そこで、本考案の目的は、
製作が容易で且つ安定した構造のブリツジ型絶縁
物封止整流装置を提供することにある。
問題点を解決するための手段
上記目的を達成するための本考案は、理解を容
易にするために実施例を示す図面の符号を参照し
て説明すると、一方の電極が一方の主面に設けら
れ、他方の電極が他方の主面に設けられた同一極
性の少なくとも第１、第２、第３及び第４のダイ
オードチツプD1，D2，D3，D4がブリツジ接続さ
れ、前記少なくとも第１、第２、第３及び第４の
ダイオードチツプD1，D2，D3，D4のための第
１、第２、第３及び第４の外部リード１，２，
３，４の先端側が封止絶縁体の一つの側面から同
一方向に導出されている構造の単相又は多相のブ
リツジ型絶縁物封止整流装置において、前記第１
の外部リード１よりも広い幅を有し且つ前記第１
の外部リード１に連結されている導電性の第１の
支持板５、前記第２の外部リード２よりも広い幅
を有し且つ前記第２の外部リード２に連結されて
いる導電性の第２の支持板６、前記第３の外部リ
ード３よりも広い幅を有し且つ前記第３の外部リ
ード３に連結されている導電性の第３の支持板
７、及び前記第４の外部リード４に連結されてい
る導電性の第４の支持板８が少なくとも設けら
れ、前記第１、第２、第３及び第４の支持板５，
６，７，８はこれ等の一方の主面が同一の方向性
を有するように配置され、前記第１、第２、第３
及び第４の外部リード１，２，３，４は互いに並
置され、前記第１の支持板５は前記第１の外部リ
ード１の延長線よりも前記第２及び第３の支持板
６，７側に張り出した部分を有し、前記第１の支
持板５の前記張り出した部分は前記第１の外部リ
ード１に隣接している第１の領域と前記第１の外
部リード１に対して前記第１の領域よりも離間し
ている第２の領域を有し、前記第２の支持板６は
前記第１の支持板５と前記第４の支持板８との間
に配置され且つ前記第１の支持板５の前記第１の
領域の横に配置され、前記第３の支持板７は前記
第１の支持板５と前記第４の支持板８との間に配
置され且つ前記第１の支持板５の前記第２の領域
の横に配置され、前記第４の支持板８は前記第４
の外部リード４の延長線よりも前記第２及び第３
の支持板６，７に対して近い部分を有し、前記第
４の支持板８の前記近い部分は前記第２の支持板
６の横に配置されている第１の領域及び前記第３
の支持板７の横に配置されている第２の領域を有
し、前記第１のダイオードチツプD1の一方の電
極が前記第１の支持板５の前記張り出した部分の
前記第１の領域の一方の主面に固着され、前記第
２のダイオードチツプD2の一方の電極が前記第
１の支持板５の前記張り出した部分の前記第２の
領域に固着され、前記第３のダイオードチツプ
D3の一方の電極が前記第２の支持板６の一方の
主面に固着され、前記第４のダイオードチツプ
D4の一方の電極が前記第３の支持板７の一方の
主面に固着され、前記第１のダイオードチツプ
D1の他方の電極と前記第２の支持板６との間、
前記第２のダイオードチツプD2の他方の電極と
前記第３の支持板７との間、前記第３のダイオー
ドチツプD3の他方の電極と前記第４の支持板８
の前記第１の領域との間、及び前記第４のダイオ
ードチツプD4の他方の電極と前記第４の支持板
８の前記第２の領域との間が第１、第２、第３及
び第４の内部リード９，１０，１１，１２でそれ
ぞれ接続されていることを特徴とする単相又は多
相ブリツジ型絶縁物封止整流装置に係わるもので
ある。
易にするために実施例を示す図面の符号を参照し
て説明すると、一方の電極が一方の主面に設けら
れ、他方の電極が他方の主面に設けられた同一極
性の少なくとも第１、第２、第３及び第４のダイ
オードチツプD1，D2，D3，D4がブリツジ接続さ
れ、前記少なくとも第１、第２、第３及び第４の
ダイオードチツプD1，D2，D3，D4のための第
１、第２、第３及び第４の外部リード１，２，
３，４の先端側が封止絶縁体の一つの側面から同
一方向に導出されている構造の単相又は多相のブ
リツジ型絶縁物封止整流装置において、前記第１
の外部リード１よりも広い幅を有し且つ前記第１
の外部リード１に連結されている導電性の第１の
支持板５、前記第２の外部リード２よりも広い幅
を有し且つ前記第２の外部リード２に連結されて
いる導電性の第２の支持板６、前記第３の外部リ
ード３よりも広い幅を有し且つ前記第３の外部リ
ード３に連結されている導電性の第３の支持板
７、及び前記第４の外部リード４に連結されてい
る導電性の第４の支持板８が少なくとも設けら
れ、前記第１、第２、第３及び第４の支持板５，
６，７，８はこれ等の一方の主面が同一の方向性
を有するように配置され、前記第１、第２、第３
及び第４の外部リード１，２，３，４は互いに並
置され、前記第１の支持板５は前記第１の外部リ
ード１の延長線よりも前記第２及び第３の支持板
６，７側に張り出した部分を有し、前記第１の支
持板５の前記張り出した部分は前記第１の外部リ
ード１に隣接している第１の領域と前記第１の外
部リード１に対して前記第１の領域よりも離間し
ている第２の領域を有し、前記第２の支持板６は
前記第１の支持板５と前記第４の支持板８との間
に配置され且つ前記第１の支持板５の前記第１の
領域の横に配置され、前記第３の支持板７は前記
第１の支持板５と前記第４の支持板８との間に配
置され且つ前記第１の支持板５の前記第２の領域
の横に配置され、前記第４の支持板８は前記第４
の外部リード４の延長線よりも前記第２及び第３
の支持板６，７に対して近い部分を有し、前記第
４の支持板８の前記近い部分は前記第２の支持板
６の横に配置されている第１の領域及び前記第３
の支持板７の横に配置されている第２の領域を有
し、前記第１のダイオードチツプD1の一方の電
極が前記第１の支持板５の前記張り出した部分の
前記第１の領域の一方の主面に固着され、前記第
２のダイオードチツプD2の一方の電極が前記第
１の支持板５の前記張り出した部分の前記第２の
領域に固着され、前記第３のダイオードチツプ
D3の一方の電極が前記第２の支持板６の一方の
主面に固着され、前記第４のダイオードチツプ
D4の一方の電極が前記第３の支持板７の一方の
主面に固着され、前記第１のダイオードチツプ
D1の他方の電極と前記第２の支持板６との間、
前記第２のダイオードチツプD2の他方の電極と
前記第３の支持板７との間、前記第３のダイオー
ドチツプD3の他方の電極と前記第４の支持板８
の前記第１の領域との間、及び前記第４のダイオ
ードチツプD4の他方の電極と前記第４の支持板
８の前記第２の領域との間が第１、第２、第３及
び第４の内部リード９，１０，１１，１２でそれ
ぞれ接続されていることを特徴とする単相又は多
相ブリツジ型絶縁物封止整流装置に係わるもので
ある。
作 用
第１の支持板５は第１及び第２のダイオードチ
ツプD1，D2の支持基板として働き、第２及び第
３の支持板６，７は第３及び第４のダイオードチ
ツプD3，D4の支持基板として働くと共に、第１
及び第２の内部リード９，１０の接続基板として
も働く。第４の支持板８は第３及び第４の内部リ
ード１１，１２の接続基板として働く。第１〜第
４の支持板５〜８は、接続に利用される主面が同
一の方向性を有しているので、第１〜第４のダイ
オードチツプD1〜D4及び第１〜第４の内部リー
ド９〜１２の接続を容易に達成することが出来
る。また、同一極性の第１〜第４のダイオードチ
ツプD1〜D4を同一の方向性を有して組み込むこ
とが出来るので、誤まつた組み込みが少なくな
り、且つ組み込みが容易になる。
ツプD1，D2の支持基板として働き、第２及び第
３の支持板６，７は第３及び第４のダイオードチ
ツプD3，D4の支持基板として働くと共に、第１
及び第２の内部リード９，１０の接続基板として
も働く。第４の支持板８は第３及び第４の内部リ
ード１１，１２の接続基板として働く。第１〜第
４の支持板５〜８は、接続に利用される主面が同
一の方向性を有しているので、第１〜第４のダイ
オードチツプD1〜D4及び第１〜第４の内部リー
ド９〜１２の接続を容易に達成することが出来
る。また、同一極性の第１〜第４のダイオードチ
ツプD1〜D4を同一の方向性を有して組み込むこ
とが出来るので、誤まつた組み込みが少なくな
り、且つ組み込みが容易になる。
実施例
次に、第１図〜第９図を参照して本考案の第１
の実施例に係わるブリツジ型の単相全波整流装置
について述べる。
の実施例に係わるブリツジ型の単相全波整流装置
について述べる。
第１図は封止絶縁物を省いてブリツジ整流装置
の内部構造を示す。この整流装置は、第１、第
２、第３及び第４のダイオードチツプD1，D2，
D3，D4を第９図に示す如くブリツジ接続し、第
１、第２、第３及び第４の外部リード１，２，
３，４を導出したものである。第１〜第４の外部
リード１〜４には、第１、第２、第３及び第４の
支持板５，６，７，８が一体的にそれぞれ接続さ
れている。各外部リード１〜４及び各支持板５〜
８は、Ni被覆Cu板であり、勿論導電性を有する。
第１〜第４の支持板５〜８の接続に利用される一
方の主面はそれぞれ同一の方向性を示し、実質的
に同一平面上に配置されている。
の内部構造を示す。この整流装置は、第１、第
２、第３及び第４のダイオードチツプD1，D2，
D3，D4を第９図に示す如くブリツジ接続し、第
１、第２、第３及び第４の外部リード１，２，
３，４を導出したものである。第１〜第４の外部
リード１〜４には、第１、第２、第３及び第４の
支持板５，６，７，８が一体的にそれぞれ接続さ
れている。各外部リード１〜４及び各支持板５〜
８は、Ni被覆Cu板であり、勿論導電性を有する。
第１〜第４の支持板５〜８の接続に利用される一
方の主面はそれぞれ同一の方向性を示し、実質的
に同一平面上に配置されている。
第１及び第２のダイオードチツプD1，D2のカ
ソード（一方の電極）は第１の支持板５に半田で
固着され、第３のダイオードチツプD3のカソー
ドは第２の支持板６に半田で固着され、第４のダ
イオードチツプD4のカソードは第３の支持板７
に半田で固着されている。９，１０，１１，１２
は第１、第２、第３及び第４の内部リードであ
り、Ni被覆Cu線から成る。第１の内部リード９
は第１のチツプD1のアノード（他方の電極）と
第２の支持板６の凸部１３とにそれぞれ半田固着
され、第２の内部リード１０は第２のチツプD2
のアノードと第３の支持板７の凸部１４とにそれ
ぞれ半田固着され、第３の内部リード１１は第３
のチツプD3のアノードと第４の支持板８の凸部
１５とにそれぞれ半田固着され、第４の内部リー
ド１２は第４のチツプD4のアノードと第４の支
持板８の凸部１６とにそれぞれ半田固着されてい
る。
ソード（一方の電極）は第１の支持板５に半田で
固着され、第３のダイオードチツプD3のカソー
ドは第２の支持板６に半田で固着され、第４のダ
イオードチツプD4のカソードは第３の支持板７
に半田で固着されている。９，１０，１１，１２
は第１、第２、第３及び第４の内部リードであ
り、Ni被覆Cu線から成る。第１の内部リード９
は第１のチツプD1のアノード（他方の電極）と
第２の支持板６の凸部１３とにそれぞれ半田固着
され、第２の内部リード１０は第２のチツプD2
のアノードと第３の支持板７の凸部１４とにそれ
ぞれ半田固着され、第３の内部リード１１は第３
のチツプD3のアノードと第４の支持板８の凸部
１５とにそれぞれ半田固着され、第４の内部リー
ド１２は第４のチツプD4のアノードと第４の支
持板８の凸部１６とにそれぞれ半田固着されてい
る。
第１図に示す組立体は、鎖線で示すエポキシ樹
脂から成る絶縁物質１７によつてトランスフアモ
ールド法で封止される。この結果、モールド絶縁
物質１７からは第８図に示す如く第１〜第４の外
部リード１〜４の先端側部分のみが露出する。第
８図において、第１及び第２の外部リード１，２
間が他よりも広くなつているのは、プリント基板
に対する誤挿入を防止するためである。
脂から成る絶縁物質１７によつてトランスフアモ
ールド法で封止される。この結果、モールド絶縁
物質１７からは第８図に示す如く第１〜第４の外
部リード１〜４の先端側部分のみが露出する。第
８図において、第１及び第２の外部リード１，２
間が他よりも広くなつているのは、プリント基板
に対する誤挿入を防止するためである。
各部を更に詳しく説明すると、第１のダイオー
ドチツプD1は、第４図に示す如く、P+NN+構造
のシリコン基板１８と、そのメサ部分を被覆する
ガラス１９と、シリコン基板１８の両主面に形成
されたNi電極２０，２１を有する。更に、Ni電
極２１の上には、内部リードとの半田接続を容易
にするために、Ni被覆Cu片２２が半田２３によ
り取り付けられている。このダイオードチツプ
D1においては、一方の主面（底面）がカソード
（一方の電極）であり、他方の主面（上面）がア
ノード（他方の電極）である。なお、第２〜第４
のダイオードチツプD2〜D4も第１のダイオード
チツプD1と同様に構成されている。
ドチツプD1は、第４図に示す如く、P+NN+構造
のシリコン基板１８と、そのメサ部分を被覆する
ガラス１９と、シリコン基板１８の両主面に形成
されたNi電極２０，２１を有する。更に、Ni電
極２１の上には、内部リードとの半田接続を容易
にするために、Ni被覆Cu片２２が半田２３によ
り取り付けられている。このダイオードチツプ
D1においては、一方の主面（底面）がカソード
（一方の電極）であり、他方の主面（上面）がア
ノード（他方の電極）である。なお、第２〜第４
のダイオードチツプD2〜D4も第１のダイオード
チツプD1と同様に構成されている。
第１図に示すブリツジ型整流装置を構成する場
合には、第６図及び第７図に示す如きリードフレ
ーム２４を用意する。このリードフレーム２４の
状態では、第１〜第４の外部リード１〜４が細条
部２５，２６で相互に連結されている。第７図か
ら明らかな如く、外部リード４と支持板８との間
に段差が生じるように、両者間に折曲部４ａが設
けられている。なお、第１〜第３の外部リード１
〜３と第１〜第３の支持板５〜７との間にも、折
曲部４ａと同様な折曲部１ａ，２ａ，３ａが設け
られている。
合には、第６図及び第７図に示す如きリードフレ
ーム２４を用意する。このリードフレーム２４の
状態では、第１〜第４の外部リード１〜４が細条
部２５，２６で相互に連結されている。第７図か
ら明らかな如く、外部リード４と支持板８との間
に段差が生じるように、両者間に折曲部４ａが設
けられている。なお、第１〜第３の外部リード１
〜３と第１〜第３の支持板５〜７との間にも、折
曲部４ａと同様な折曲部１ａ，２ａ，３ａが設け
られている。
第１の支持板５に対する第１のダイオードチツ
プD1の固着は、第５図から明らかな如く、カソ
ードを半田２７で支持板５に接着することにより
達成する。第１の内部リード９は、第５図に示す
如く、第１のダイオードチツプD1のメサ頂部側
のアノードに半田２８で固着させ、同時に第１の
凸部１３に半田２９で固着させる。凸部１３の高
さはチツプD1の高さにほゞ等しいので、内部リ
ード９を容易且つ安定的に固着させることが出来
る。なお、第２〜第４のダイオードチツプD2〜
D4の支持板５，６，７に対する固着及び第２〜
第４の内部リード１０〜１２の固着も、第１のダ
イオードチツプD1及び第１の内部リード９と全
く同様になす。第１〜第４のダイオードチツプ
D1〜D4は、第２図及び第３図から明らかな如く、
メサの頂部が上になるような同一の方向性を有し
て配置されるので、組み込みを容易且つ安定的に
行うことが出来ると共に、極性の誤りがない状態
に行うことが出来る。第１〜第４のダイオードチ
ツプD1〜D4の支持板５〜８に対する固着と、内
部リード９〜１２の固着とは、別の熱処理工程で
行つてもよいし、１回の熱処理工程で同時に行つ
てもよい。
プD1の固着は、第５図から明らかな如く、カソ
ードを半田２７で支持板５に接着することにより
達成する。第１の内部リード９は、第５図に示す
如く、第１のダイオードチツプD1のメサ頂部側
のアノードに半田２８で固着させ、同時に第１の
凸部１３に半田２９で固着させる。凸部１３の高
さはチツプD1の高さにほゞ等しいので、内部リ
ード９を容易且つ安定的に固着させることが出来
る。なお、第２〜第４のダイオードチツプD2〜
D4の支持板５，６，７に対する固着及び第２〜
第４の内部リード１０〜１２の固着も、第１のダ
イオードチツプD1及び第１の内部リード９と全
く同様になす。第１〜第４のダイオードチツプ
D1〜D4は、第２図及び第３図から明らかな如く、
メサの頂部が上になるような同一の方向性を有し
て配置されるので、組み込みを容易且つ安定的に
行うことが出来ると共に、極性の誤りがない状態
に行うことが出来る。第１〜第４のダイオードチ
ツプD1〜D4の支持板５〜８に対する固着と、内
部リード９〜１２の固着とは、別の熱処理工程で
行つてもよいし、１回の熱処理工程で同時に行つ
てもよい。
第１図の実施例では、第１〜第４のダイオード
チツプD1〜D4が四角形の角部に相当するように
規則正しく配置され、且つ第１〜第４の内部リー
ド９〜１２も同一の長さを有して外部リード１〜
４に直交するように配置され、第１と第３の内部
リード９，１１及び第２と第４の内部リード１
０，１２は一直線上に配置されている。従つて、
組み込み作業を規則性を有して行うことが出来、
作業能率が向上し、更に構造的に安定した組立体
を得ることが出来る。上述の如き配置を可能にす
るために、第１及び第４の支持板５，８は外部リ
ード１〜４と同一方向に延びるように長手に形成
され、互いに平行に配置されている。また、第２
及び第３の支持板６，７は外部リード１〜４に直
交する方向に延びるように長手に形成され、互い
に平行に配置されている。第３の内部リード１１
は、第３の支持板７をまたいでいるが、第４の支
持板８の凸部１５上に固着されているので、第３
の支持板７に接触することはない。
チツプD1〜D4が四角形の角部に相当するように
規則正しく配置され、且つ第１〜第４の内部リー
ド９〜１２も同一の長さを有して外部リード１〜
４に直交するように配置され、第１と第３の内部
リード９，１１及び第２と第４の内部リード１
０，１２は一直線上に配置されている。従つて、
組み込み作業を規則性を有して行うことが出来、
作業能率が向上し、更に構造的に安定した組立体
を得ることが出来る。上述の如き配置を可能にす
るために、第１及び第４の支持板５，８は外部リ
ード１〜４と同一方向に延びるように長手に形成
され、互いに平行に配置されている。また、第２
及び第３の支持板６，７は外部リード１〜４に直
交する方向に延びるように長手に形成され、互い
に平行に配置されている。第３の内部リード１１
は、第３の支持板７をまたいでいるが、第４の支
持板８の凸部１５上に固着されているので、第３
の支持板７に接触することはない。
リードフレーム２４を使用した組立体が完成し
たら、チツプD1〜D4にシリコン樹脂から成るジ
ヤンクシヨン・コーテイング・レジンを塗布し、
エポキシ樹脂から成る絶縁物質１７で封止し、細
条部２５，２６をプレス切断し、第８図のシング
ルライン形のブリツジ型整流装置を完成させる。
たら、チツプD1〜D4にシリコン樹脂から成るジ
ヤンクシヨン・コーテイング・レジンを塗布し、
エポキシ樹脂から成る絶縁物質１７で封止し、細
条部２５，２６をプレス切断し、第８図のシング
ルライン形のブリツジ型整流装置を完成させる。
上述の如く、本実施例の整流装置では、第１〜
第４のダイオードチツプD1〜D4を同一の方向性
を有して組み込むことが出来るので、作業が単純
化され、且つチツプの誤極性組み込みの確率も大
幅に減少する。また、チツプD1〜D4のメサ頂部
が上になるので、半田接続不良の発生や、封止樹
脂のストレスによるチツプ角部の破壊を大幅に減
少させることが出来る。
第４のダイオードチツプD1〜D4を同一の方向性
を有して組み込むことが出来るので、作業が単純
化され、且つチツプの誤極性組み込みの確率も大
幅に減少する。また、チツプD1〜D4のメサ頂部
が上になるので、半田接続不良の発生や、封止樹
脂のストレスによるチツプ角部の破壊を大幅に減
少させることが出来る。
次に、第１０図を参照して本考案の第２の実施
例に係わる三相全波整流装置を説明する。但し、
第１０図において、第１図〜第９図と共通する部
分は同一の符号を示してその説明を省略する。こ
の例では三相全波整流回路を構成するために、第
５の外部リード３０及びこれに連結された第５の
支持板３１を有し、第５のダイオードチツプD5
が第１の支持板６に固着され、第６のダイオード
チツプD6が第５の支持板３１に固着されている。
また、第５の支持板３１に第５の凸部３５が設け
られ、ここと第５のダイオードチツプD5とが第
５の内部リード３２で接続され、第４の支持板８
に第６の凸部３６が設けられ、ここと第６のダイ
オードチツプD6とが第６の内部リード３３で接
続されている。この整流装置も、第１図と基本的
に同一構成であるので、同一の作用効果を得るこ
とが出来る。
例に係わる三相全波整流装置を説明する。但し、
第１０図において、第１図〜第９図と共通する部
分は同一の符号を示してその説明を省略する。こ
の例では三相全波整流回路を構成するために、第
５の外部リード３０及びこれに連結された第５の
支持板３１を有し、第５のダイオードチツプD5
が第１の支持板６に固着され、第６のダイオード
チツプD6が第５の支持板３１に固着されている。
また、第５の支持板３１に第５の凸部３５が設け
られ、ここと第５のダイオードチツプD5とが第
５の内部リード３２で接続され、第４の支持板８
に第６の凸部３６が設けられ、ここと第６のダイ
オードチツプD6とが第６の内部リード３３で接
続されている。この整流装置も、第１図と基本的
に同一構成であるので、同一の作用効果を得るこ
とが出来る。
本考案は上述の実施例に限定されるものでな
く、更に変形可能なものである。例えば、支持板
６〜８にプレスによつて凸部１３〜１６を設ける
代りに、この部分にNi被覆Cu片等のスペーサを
固着させて凸部を形成してもよい。また、第１図
において、第２及び第３の外部リード２，３の位
置を入れ換えた構成にしてもよい。
く、更に変形可能なものである。例えば、支持板
６〜８にプレスによつて凸部１３〜１６を設ける
代りに、この部分にNi被覆Cu片等のスペーサを
固着させて凸部を形成してもよい。また、第１図
において、第２及び第３の外部リード２，３の位
置を入れ換えた構成にしてもよい。
考案の効果
本考案は次の効果を有する。
(イ) 第１〜第４の支持板５〜８が第１〜第４の外
部リード１〜４と同様に互いに並置されずに、
第２及び第３の支持板６，７が第１の支持板５
の第１及び第２の領域の横に配置されているの
で、封止絶縁体の横幅即ち第１〜第４の外部リ
ード１〜４の並置方向の幅を小さくすることが
出来る。
部リード１〜４と同様に互いに並置されずに、
第２及び第３の支持板６，７が第１の支持板５
の第１及び第２の領域の横に配置されているの
で、封止絶縁体の横幅即ち第１〜第４の外部リ
ード１〜４の並置方向の幅を小さくすることが
出来る。
(ロ) 第１及び第４の支持板５，８が第２及び第３
の支持板６，７に近づくように配置された第１
及び第２の領域を有するので、第１及び第２の
ダイオードチツプD1，D2と第２及び第３の支
持板６，７との間の内部リード９，１０による
接続距離、及び第３及び第４のダイオードチツ
プD3，D4と前記第４の支持板８との間の内部
リード１１，１２による接続距離を短くするこ
とが出来、内部リード９〜１２の垂れ下りによ
る短絡事故を有効に防止することが出来る。
の支持板６，７に近づくように配置された第１
及び第２の領域を有するので、第１及び第２の
ダイオードチツプD1，D2と第２及び第３の支
持板６，７との間の内部リード９，１０による
接続距離、及び第３及び第４のダイオードチツ
プD3，D4と前記第４の支持板８との間の内部
リード１１，１２による接続距離を短くするこ
とが出来、内部リード９〜１２の垂れ下りによ
る短絡事故を有効に防止することが出来る。
第１図は本考案の第１の実施例に係わる整流装
置の内部を示す平面図、第２図は第１図の−
線部分の断面図、第３図は第１図の−線部分
の断面図、第４図は第１図のダイオードチツプの
断面図、第５図は第３図の一部を拡大して示す断
面図、第６図は第１図の装置に使用するリードフ
レームを示す平面図、第７図は第６図の−線
の部分を示す断面図、第８図は完成した整流装置
を示す斜視図、第９図は第１図の装置の接続を示
す回路図、第１０図は第２の実施例の整流装置を
リードフレームの状態で示す平面図、第１１図は
従来の整流装置の平面図、第１２図は第１１図の
第−線部分の断面図である。 １，２，３，４……外部リード、５，６，７，
８……支持板、９，１０，１１，１２……内部リ
ード、１７……絶縁物質。
置の内部を示す平面図、第２図は第１図の−
線部分の断面図、第３図は第１図の−線部分
の断面図、第４図は第１図のダイオードチツプの
断面図、第５図は第３図の一部を拡大して示す断
面図、第６図は第１図の装置に使用するリードフ
レームを示す平面図、第７図は第６図の−線
の部分を示す断面図、第８図は完成した整流装置
を示す斜視図、第９図は第１図の装置の接続を示
す回路図、第１０図は第２の実施例の整流装置を
リードフレームの状態で示す平面図、第１１図は
従来の整流装置の平面図、第１２図は第１１図の
第−線部分の断面図である。 １，２，３，４……外部リード、５，６，７，
８……支持板、９，１０，１１，１２……内部リ
ード、１７……絶縁物質。
Claims (1)
- 【実用新案登録請求の範囲】 一方の電極が一方の主面に設けられ、他方の電
極が他方の主面に設けられた同一極性の少なくと
も第１、第２、第３及び第４のダイオードチツプ
D1，D2，D3，D4がブリツジ接続され、前記少な
くとも第１、第２、第３及び第４のダイオードチ
ツプD1，D2，D3，D4のための第１、第２、第３
及び第４の外部リード１，２，３，４の先端側が
封止絶縁体の一つの側面から同一方向に導出され
ている構造の単相又は多相のブリツジ型絶縁物封
止整流装置において、 前記第１の外部リード１よりも広い幅を有し且
つ前記第１の外部リード１に連結されている導電
性の第１の支持板５、前記第２の外部リード２よ
りも広い幅を有し且つ前記第２の外部リード２に
連結されている導電性の第２の支持板６、前記第
３の外部リード３よりも広い幅を有し且つ前記第
３の外部リード３に連結されている導電性の第３
の支持板７、及び前記第４の外部リード４に連結
されている導電性の第４の支持板８が少なくとも
設けられ、 前記第１、第２、第３及び第４の支持板５，
６，７，８はこれ等の一方の主面が同一の方向性
を有するように配置され、 前記第１、第２、第３及び第４は外部リード、
１，２，３，４は互いに並置され、 前記第１の支持板５は前記第１の外部リード１
の延長線よりも前記第２及び第３の支持板６，７
側に張り出した部分を有し、 前記第１の支持板５の前記張り出した部分は前
記第１の外部リード１に隣接している第１の領域
と前記第１の外部リード１に対して前記第１の領
域よりも離間している第２の領域を有し、 前記第２の支持板６は前記第１の支持板５と前
記第４の支持板８との間に配置され且つ前記第１
の支持板５の前記第１の領域の横に配置され、 前記第３の支持板７は前記第１の支持板５と前
記第４の支持板８との間に配置され且つ前記第１
の支持板５の前記第２の領域の横に配置され、 前記第４の支持板８は前記第４の外部リード４
の延長線よりも前記第２及び第３の支持板６，７
に対して近い部分を有し、 前記第４の支持板８の近い部分は前記第２の支
持板６の横に配置されている第１の領域及び前記
第３の支持板７の横に配置されている第２の領域
を有し、 前記第１のダイオードチツプD1の一方の電極
が前記第１の支持板５の前記張り出した部分の前
記第１の領域の一方の主面に固着され、 前記第２のダイオードチツプD2の一方の電極
が前記第１の支持板５の前記張り出した部分の前
記第２の領域に固着され、 前記第３のダイオードチツプD3の一方の電極
が前記第２の支持板６の一方の主面に固着され、 前記第４のダイオードチツプD4の一方の電極
が前記第３の支持板７の一方の主面に固着され、 前記第１のダイオードチツプD1の他方の電極
と前記第２の支持板６との間、前記第２のダイオ
ードチツプD2の他方の電極と前記第３の支持板
７との間、前記第３のダイオードチツプD3の他
方の電極と前記第４の支持板８の前記第１の領域
との間、及び前記第４のダイオードチツプD4の
他方の電極と前記第４の支持板８の前記第２の領
域との間が第１、第２、第３及び第４の内部リー
ド９，１０，１１，１２でそれぞれ接続されてい
ることを特徴とする単相又は多相ブリツジ型絶縁
物封止整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984146667U JPH0322925Y2 (ja) | 1984-09-28 | 1984-09-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984146667U JPH0322925Y2 (ja) | 1984-09-28 | 1984-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6161847U JPS6161847U (ja) | 1986-04-25 |
| JPH0322925Y2 true JPH0322925Y2 (ja) | 1991-05-20 |
Family
ID=30704901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984146667U Expired JPH0322925Y2 (ja) | 1984-09-28 | 1984-09-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322925Y2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0749745Y2 (ja) * | 1988-01-28 | 1995-11-13 | 住友電気工業株式会社 | ダイオード内蔵コネクタ |
| JP2566480Y2 (ja) * | 1991-03-14 | 1998-03-25 | 新電元工業株式会社 | ブリッジ型半導体装置 |
| JP2009110981A (ja) * | 2007-10-26 | 2009-05-21 | Mitsubishi Electric Corp | 半導体モジュール |
| JP6065500B2 (ja) * | 2012-09-28 | 2017-01-25 | サンケン電気株式会社 | 半導体装置 |
| JP6065501B2 (ja) * | 2012-09-28 | 2017-01-25 | サンケン電気株式会社 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177341A (ja) * | 1974-12-27 | 1976-07-05 | Furukawa Electric Co Ltd | Garasuhikaridensotaisogono setsuzokuhoho |
| JPS5320945B2 (ja) * | 1973-01-30 | 1978-06-29 | ||
| JPS5432075A (en) * | 1977-08-15 | 1979-03-09 | Nec Corp | Semiconductor device |
| JPS5660024A (en) * | 1979-10-22 | 1981-05-23 | Hitachi Ltd | Composite type semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320945U (ja) * | 1976-07-30 | 1978-02-22 |
-
1984
- 1984-09-28 JP JP1984146667U patent/JPH0322925Y2/ja not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320945B2 (ja) * | 1973-01-30 | 1978-06-29 | ||
| JPS5177341A (ja) * | 1974-12-27 | 1976-07-05 | Furukawa Electric Co Ltd | Garasuhikaridensotaisogono setsuzokuhoho |
| JPS5432075A (en) * | 1977-08-15 | 1979-03-09 | Nec Corp | Semiconductor device |
| JPS5660024A (en) * | 1979-10-22 | 1981-05-23 | Hitachi Ltd | Composite type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6161847U (ja) | 1986-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458305A (en) | Multi-phase transistor/diode bridge circuit | |
| US8030749B2 (en) | Semiconductor device | |
| US11923278B2 (en) | Semiconductor module | |
| US11776929B2 (en) | Semiconductor device and lead frame member | |
| JPS6393126A (ja) | 半導体装置 | |
| KR101734712B1 (ko) | 파워모듈 | |
| US6989995B2 (en) | Capacitor mounting structure | |
| JPH0322925Y2 (ja) | ||
| JP3391372B2 (ja) | 絶縁物封止型電子装置及びその製造方法 | |
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| CN112185941A (zh) | 半导体封装件、电机控制器及新能源汽车 | |
| JPWO2002095824A1 (ja) | 電源回路装置 | |
| JPS58218149A (ja) | 樹脂封止ダイオ−ド用リ−ドフレ−ム | |
| CN216749865U (zh) | 一种端子灵活布局的功率模块 | |
| CN212113715U (zh) | 功率半导体器件 | |
| CN212342617U (zh) | 半导体封装件、电机控制器及新能源汽车 | |
| US3476985A (en) | Semiconductor rectifier unit | |
| CN217282763U (zh) | 功率模块和电机控制器 | |
| CN211981763U (zh) | 一种连续折弯搭接连桥结构的三相整流模块 | |
| US20240312878A1 (en) | Semiconductor device and method for producing semiconductor device | |
| JP3995618B2 (ja) | 半導体装置 | |
| JP2561470Y2 (ja) | 絶縁封止電子部品 | |
| JPS6033749Y2 (ja) | ブリツジ型整流装置 | |
| JP2003533049A (ja) | 半導体構成部品 | |
| JPH0247109B2 (ja) | Jushifushigatamojuuru |