JPH03225451A - 拡張入出力アクセス制御方式 - Google Patents
拡張入出力アクセス制御方式Info
- Publication number
- JPH03225451A JPH03225451A JP1890690A JP1890690A JPH03225451A JP H03225451 A JPH03225451 A JP H03225451A JP 1890690 A JP1890690 A JP 1890690A JP 1890690 A JP1890690 A JP 1890690A JP H03225451 A JPH03225451 A JP H03225451A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- address
- ems
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は入出力アドレスの拡張をＥＭＳシステムの一
部として実現するパーソナルコンピュータに用いて好適
な拡張入出力アクセス制御方式（従来の技術） マイクロコンピュータを用いて構成したシステムは、そ
の処理能力の向上とともに適用範囲が広がり、接続され
る入出力（入出力デバイス、入出カモジュール等）の種
類は増加の一途をたどっている。これに伴いシステムを
供給する側は、必要最少限の入出力を内部構成として装
備し、種々の用途毎に必要となる入出力を拡張インタフ
ェースを介して接続する増設オプションの形式でユーザ
に供給する。
部として実現するパーソナルコンピュータに用いて好適
な拡張入出力アクセス制御方式（従来の技術） マイクロコンピュータを用いて構成したシステムは、そ
の処理能力の向上とともに適用範囲が広がり、接続され
る入出力（入出力デバイス、入出カモジュール等）の種
類は増加の一途をたどっている。これに伴いシステムを
供給する側は、必要最少限の入出力を内部構成として装
備し、種々の用途毎に必要となる入出力を拡張インタフ
ェースを介して接続する増設オプションの形式でユーザ
に供給する。
マイクロコンピュータがこれらオプションを制御するた
めには、オプションボードに対し固有の入出カポ−ドア
ドレスを割り付ける必要がある。
めには、オプションボードに対し固有の入出カポ−ドア
ドレスを割り付ける必要がある。
しかし、入出カポ−ドアドレスの最大数はマイクロプロ
セッサにより限りがある。割り付けるべき入出カポ−ド
アドレスがなくなるか、あるいは異なる種類の入出力オ
プションに重複したポートアドレスを割り付けなければ
ならない。異なる種類の入出力オプションが重複した入
出カポ−ドアドレスを持つことは、ユーザ側で同時にこ
れらオプションを使用できないことを意味する。
セッサにより限りがある。割り付けるべき入出カポ−ド
アドレスがなくなるか、あるいは異なる種類の入出力オ
プションに重複したポートアドレスを割り付けなければ
ならない。異なる種類の入出力オプションが重複した入
出カポ−ドアドレスを持つことは、ユーザ側で同時にこ
れらオプションを使用できないことを意味する。
（発明が解決しようとする課題）
上述したように従来、パーソナルコンピュータの入出力
は、そのシステムが持つアドレスバスをデコードし、そ
のデコードの結果をチップセレクトとして指定している
。従って入出力アドレスの本数によってアドレスが制御
されるため、入出力の本数が増えるとアドレスの競合が
発生する。
は、そのシステムが持つアドレスバスをデコードし、そ
のデコードの結果をチップセレクトとして指定している
。従って入出力アドレスの本数によってアドレスが制御
されるため、入出力の本数が増えるとアドレスの競合が
発生する。
この発明は上記事情に鑑みてなされたものであり、従来
のシステムで入出力アドレスを拡張するため、本体メモ
リで用いられているＥＭＳの概念を使用して、ページレ
ジスタの一部を拡張入出力アドレスに割っけ、仮想的に
拡張した入出力空間を提供する拡張入出力アクセス制御
方式を提供することを目的とする。
のシステムで入出力アドレスを拡張するため、本体メモ
リで用いられているＥＭＳの概念を使用して、ページレ
ジスタの一部を拡張入出力アドレスに割っけ、仮想的に
拡張した入出力空間を提供する拡張入出力アクセス制御
方式を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明の拡張入出力アクセス制御方式は、入出力アドレ
スを拡張するために専用のアドレスバスを備え、かつ、
入出力デバイスを指定するアドレスをＥＭＳメモリレジ
スタの一部に割り当て、このＥＭＳレジスタに拡張され
たアドレスを設定することにより、システムが本来もつ
入出力空間以上の入出力デバイスをアクセスすることを
特徴とする。
スを拡張するために専用のアドレスバスを備え、かつ、
入出力デバイスを指定するアドレスをＥＭＳメモリレジ
スタの一部に割り当て、このＥＭＳレジスタに拡張され
たアドレスを設定することにより、システムが本来もつ
入出力空間以上の入出力デバイスをアクセスすることを
特徴とする。
（作 用）
アドレスを拡張するためページアドレスが設定されるＥ
ＭＳページレジスタとそのアドレスに接続されるメモリ
または入出力を指定する拡張アドレスバスを設け、その
バスに入出力デバイスを接続することによって、従来の
ＥＭＳのメモリ拡張と同じ方法で入出力の拡張を実現す
る。このことよりシステムバスがもつ入出力空間以上の
入出力デバイスを接続することができる。
ＭＳページレジスタとそのアドレスに接続されるメモリ
または入出力を指定する拡張アドレスバスを設け、その
バスに入出力デバイスを接続することによって、従来の
ＥＭＳのメモリ拡張と同じ方法で入出力の拡張を実現す
る。このことよりシステムバスがもつ入出力空間以上の
入出力デバイスを接続することができる。
（実施例）
以下、図面を使用して本発明の実施例につき説明する。
第１図は本発明の実施例に於けるパーソナルコンピュー
タの概略構成を示すブロック図である。
タの概略構成を示すブロック図である。
図に於いて、符号１はＥＭＳページレジスタであり、拡
張アドレスが設定されるレジスタである。
張アドレスが設定されるレジスタである。
符号２は拡張アドレスであり、このバスによってＥＭＳ
メモリや拡張入出力デバイスを指定する。
メモリや拡張入出力デバイスを指定する。
符号３は拡張入出力デバイスであり、拡張されたアドレ
スによって指定される。
スによって指定される。
第２図は本発明にて使用されるＥＭＳの概念を示す図で
ある。本発明の実施例の動作を説明するにあたり、第２
図を使用してＥＭＳの概念につき簡単に説明する。ＥＭ
Ｓとは拡張メモリのアクセス法を示し、増設された拡張
メモリはＣＰＵのメモリアドレス空間の一部を窓とし、
その窓を通して最大８Ｍバイトのメモリがアクセスされ
る。拡張メモリと主メモリとの関係を第２図に示す。ワ
ークメモリとして割り付けられる初めの６４０ＫＢをコ
ンベンショナルメモリ、１Ｍバイト以降を拡張メモリと
称す。拡張メモリの窓は１６にバイト単位で４つ連続し
ている。１６にバイトの窓を物理ページ、４つの物理ペ
ージを合せてページフレームという。各物理ページから
アクセスされるメモリも１６にバイト単位であり、論理
ページと呼ぶ。論理ページにも番号が付けられ、０から
５１１まで合計５１２個ある。合計の容量は最大１６に
バイト＊５１２ページー８Ｍバイトとなる。
ある。本発明の実施例の動作を説明するにあたり、第２
図を使用してＥＭＳの概念につき簡単に説明する。ＥＭ
Ｓとは拡張メモリのアクセス法を示し、増設された拡張
メモリはＣＰＵのメモリアドレス空間の一部を窓とし、
その窓を通して最大８Ｍバイトのメモリがアクセスされ
る。拡張メモリと主メモリとの関係を第２図に示す。ワ
ークメモリとして割り付けられる初めの６４０ＫＢをコ
ンベンショナルメモリ、１Ｍバイト以降を拡張メモリと
称す。拡張メモリの窓は１６にバイト単位で４つ連続し
ている。１６にバイトの窓を物理ページ、４つの物理ペ
ージを合せてページフレームという。各物理ページから
アクセスされるメモリも１６にバイト単位であり、論理
ページと呼ぶ。論理ページにも番号が付けられ、０から
５１１まで合計５１２個ある。合計の容量は最大１６に
バイト＊５１２ページー８Ｍバイトとなる。
物理ページと論理ページの対応はＥＭＳレジスタと呼ば
れる入出力ポートで行われる。ＥＭＳレジスタの内容を
変更することにより物理ページと論理ページの対応、即
ち、４つの物理ページから最大５１２個の論理ページへ
の写像を変更できる。
れる入出力ポートで行われる。ＥＭＳレジスタの内容を
変更することにより物理ページと論理ページの対応、即
ち、４つの物理ページから最大５１２個の論理ページへ
の写像を変更できる。
ＣＰＵはＥＭＳレジスタの内容を変更することにより合
計で最大８Ｍバイトのメモリをアクセスできる。
計で最大８Ｍバイトのメモリをアクセスできる。
説明を第１図に戻す。ＥＭＳページレジスタ１に拡張入
出力アドレスをセットして使用する入出力ページを、Ｅ
ＭＳメモリを指定するのと同様に指定する。次に、例え
ばメモリアドレスのＤＯＯＯＯＨ−ＤＦＦＦＦＨの指定
のアドレスをアクセスして、そこに割付けられている入
出力ポートを指定して入出力を行なう。これにより、従
来のシステムに容易に入出力ポートの増設ができる。
出力アドレスをセットして使用する入出力ページを、Ｅ
ＭＳメモリを指定するのと同様に指定する。次に、例え
ばメモリアドレスのＤＯＯＯＯＨ−ＤＦＦＦＦＨの指定
のアドレスをアクセスして、そこに割付けられている入
出力ポートを指定して入出力を行なう。これにより、従
来のシステムに容易に入出力ポートの増設ができる。
［発明の効果］
以上説明のように本発明の拡張入出力アクセス制御方式
によれば、システムバスがもつ入出力空間以上の入出力
デバイスを接続することができ、二従来システムに容易
に入出力ボートの増設が可能点なる。即ち、限られた入
出カポ−ドアドレスに任意数の入出力を増設可能にした
インタフェースを提供できる。
によれば、システムバスがもつ入出力空間以上の入出力
デバイスを接続することができ、二従来システムに容易
に入出力ボートの増設が可能点なる。即ち、限られた入
出カポ−ドアドレスに任意数の入出力を増設可能にした
インタフェースを提供できる。
第１図は本発明の実施例を示すブロック図、第２図は本
発明の実施例における動作を説明するためのＥＭＳ （
拡張メモリ）の動作概念を示す図である。 １・・・ＥＭＳページレジスタ、２・・・拡張アドレス
バス、３・・・拡張入出力デバイス（拡張ｌ１０）。
発明の実施例における動作を説明するためのＥＭＳ （
拡張メモリ）の動作概念を示す図である。 １・・・ＥＭＳページレジスタ、２・・・拡張アドレス
バス、３・・・拡張入出力デバイス（拡張ｌ１０）。
Claims (1)
- 入出力アドレスを拡張するために専用のアドレスバスを
備え、かつ入出力デバイスを指定するアドレスをＥＭＳ
メモリレジスタの一部に割り当て、このＥＭＳレジスタ
に拡張されたアドレスを設定することにより、システム
が本来もつ入出力空間以上の入出力デバイスをアクセス
することを特徴とする拡張入出力アクセス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1890690A JPH03225451A (ja) | 1990-01-31 | 1990-01-31 | 拡張入出力アクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1890690A JPH03225451A (ja) | 1990-01-31 | 1990-01-31 | 拡張入出力アクセス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225451A true JPH03225451A (ja) | 1991-10-04 |
Family
ID=11984643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1890690A Pending JPH03225451A (ja) | 1990-01-31 | 1990-01-31 | 拡張入出力アクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225451A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180299B1 (en) | 1995-03-03 | 2001-01-30 | Sharp Kabushiki Kaisha | Photosensitive body for electrophotographical use and manufacturing method thereof |
-
1990
- 1990-01-31 JP JP1890690A patent/JPH03225451A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180299B1 (en) | 1995-03-03 | 2001-01-30 | Sharp Kabushiki Kaisha | Photosensitive body for electrophotographical use and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6345347B1 (en) | Address protection using a hardware-defined application key | |
| JPS61211758A (ja) | マルチ・プロセツサ・システム | |
| JPH03248236A (ja) | ウエイトコントロール装置 | |
| JPH03225451A (ja) | 拡張入出力アクセス制御方式 | |
| JPS6126152A (ja) | アドレスチエツク方式 | |
| JPH0447349A (ja) | データ記憶装置 | |
| JPH04288643A (ja) | マルチプロセッサシステムのメモリマッピング方式 | |
| JPS5827253A (ja) | デ−タ処理装置 | |
| JPS58178465A (ja) | マルチ・プロセサ・システムにおけるアドレス変換方式 | |
| JP3304445B2 (ja) | プログラム生成処理装置 | |
| JPS63255750A (ja) | メモリ・システム | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JPH0562786B2 (ja) | ||
| JPH0276043A (ja) | 情報処理装置 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS60159954A (ja) | メモリ制御方式 | |
| JPH01147747A (ja) | 拡張仮想記憶制御方式 | |
| JPS6386047A (ja) | メモリ拡張アドレス方式 | |
| JPH07191906A (ja) | メモリ制御装置 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS58168166A (ja) | メモリ拡張方式 | |
| JPS6331087A (ja) | メモリアクセス回路 | |
| JPS62204361A (ja) | マルチプロセツサシステムにおける共有メモリのアクセス方式 | |
| JPS62100858A (ja) | 共有メモリ制御方式 | |
| JPS62241048A (ja) | 増設メモリのアドレツシング方式 |