JPH03220767A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は不揮発性半導体記憶装置に関する。

さらに詳しくは、電気的にプログラム可能なアンチヒユ
ーズ型の不揮発性半導体記憶装置に関する。

（ロ）従来の技術 ＋９のトランジスタ（Ｔｒ）と１個のキャパシタとを有
して電気的にプログラム可能に構成された不揮発性半導
体記憶装置は、ユーザ側で１回限りのプログラミングか
できるＲＯＭ　（以下ＯＴＰＲＯＭ）として汎用されて
いる。このＯＴＦＲＯＭには、その電気的書き込みの仕
様によってヒユーズ型とアンチヒユーズ型のものがある
。

アンチヒユーズ型であるＯＴＰＲＯＭの代表的な構成と
しては、チャンネルを構成しうるｌ対の不純物拡散領域
及びこのチャンネルへ電界を付与しうる選択ゲートから
なるトランジスタ（Ｔｒ）と、上記不純物拡散領域を第
１電極としこの第１電極に絶縁層を介して積層される第
２電極とからなるキャパシタとを有し、第１電極上に特
定の窓開けをしてこの窓部で第１電極と第２電極との導
通が、第２電極への電圧印加に伴う絶縁層の絶縁破壊に
より達成できるように構成されている。上記憶はプログ
ラム窓と呼ｊ：ｌ’　ｊ−、、第２電擾（土プログラム
電極と呼ばＪ”していろ。

このようなＯＴ　Ｆ　ＲＯＭは、通常その平面が第３図
に示すようなレイアウトに設計され（なお、同図には１
対の半導体記憶装置が作製されたレイアウトが示されて
いる）、フォトリソグラフィの手法により作製されてい
る。

（ハ）発明が解法しようとする課題 しかしながら、上記レイアウトに基づ〈従来の作製手法
では、露光装置の合わせ精度や加工精度を考慮して致命
不良が生じないように、プログラム窓（２０）とゲート
電極（２１）及びフィールド端間のミスアライメント（
ａ、ｂ）のため、余分なスペースを予め見込む必要があ
る。またさらに、プログラム電極（第２電極）間のミス
アライメント（ｃ）のため、プログラム電極幅（Ｈ）が
不純物拡散領域（活性領域）（２２）幅（いわゆるチャ
ンネル幅）より大きくなり、ここても余分なスペースを
必要とすることとなる。従って従来のＯＴＰＲＯＭでは
これらのミスアライメントのためセルサイズが大きくな
るという問題がある。

この発明はかかる状況に鑑み為されたちのてあり、セル
サイズの小さいＯＴＰＲＯＭを提供しようとするもので
ある。

（ニ）課題を解決するための手段 かくしてこの発明によれば、基板内にチャンネルを構成
しうる１対の不純物拡散領域と、このチャンネルへ電界
を付与しうる選択ゲートと、上記１対の不純物拡散領域
のいずれかを第１電極とするキャパシタと、該第１電極
上に電圧印加により絶縁破壊を生じうる絶縁層を介して
積層されかつ外部からの電圧印加ができる第２電極とを
備えて電気的書き込み可能に構成されてなり、上記第１
電極は、上記チャンネル幅よりも狭幅の平面凸状の不純
物拡散領域からなり、上記第２ｉ！極は上記凸状の不純
物拡散領域を覆いかつ上記チャンネル幅と略同一幅を有
する導電層で構成されてなる不揮発性半導体記憶装置が
提供される。

この発明は、レイアウト設計の工夫及びセルフアライメ
ント技術の導入により、セルサイズが小４− ざく作製されｒ二手揮発性半導体記憶装置であることを
特徴とオろ。

この発明の不揮発性半導体記憶装置（以下この発明の記
憶装置という）において、チャンネルを構成する１対の
不純物拡散領域及び選択ゲートからなるトランジスタは
、当該分野で公知のセルフアライメント技術に基づいて
形成される。このトランジスタの形成に先立って、半導
体基板にフィールド領域がＳｉ基板の部分酸化により設
定されるが、この場合、予定されるｌ対の不純物拡散領
域のうちキャパシタの一方の電極（すなわち第１電極）
となる側の拡散領域は、チャンネル幅よりも狭幅の平面
凸状となるようパターニングされて設定される。これに
より、後述する第２電極がチャンネル幅に相当する幅で
形成されても、上記凸状の第１電極が十分にその電極領
域下に包含されることになり、従来のようにミスアライ
メント部分を見込んで第２電極を大きくする必要がなく
なることとなる。

この発明の記憶装置において、ゲート電極周囲の（則壁
（三は、Ｓ　ｉ　Ｏｔのスペーサを形成しておくことが
、後述するプログラム窓形成のためのエツチング時に、
半導体基板が掘れなくて良好な形状が得られる点から好
ましい。

この発明の記憶装置において、第２電極はチャンネル幅
と略同一幅でかつ上記平面凸状の第１電極を覆うように
形成される。この第２電極はキャパシタの一方の電極で
ある第１電極に対して、該第１電極との間に介在する絶
縁層を絶縁破壊して導通をはかるプログラム電極として
機能するものである。上記第２電極は、電圧印加により
絶縁破壊可能な絶縁層のみを介して第１電極全域上に積
層されることが好ましく、このためこの発明においては
、第２電極の形成にセルフアライメント技術が用いられ
る。すなわち、絶縁破壊に伴って導通を達成するいわゆ
るアンチヒユーズ部は、プログラム窓を設定して形成さ
れる。このプログラム窓は、第１電極となる平面凸状の
不純物拡散領域及びこれにすでに自己整合している選択
ゲート端部を含むように設けられる。すなわちこのよう
な６ ｆＪｊ域をあ（すでそれ以外をマスタし、このマスク上
に絶縁破壊可能Ｇ絶縁層を積層し、更にこの絶縁層上に
第２電極層を積層することにより、第２電極（ま上記特
定形状の第１Ｎ極の全域と上記絶縁層を介してセルフア
ライメントコンタクトされることとなる。

なお、この発明の記憶装置の作製に際しては、上１９の
トランジスタ及び１個のキャパシタからなるセルを、基
板上に１対ずつまとめてレイアウトするものが工程上好
ましい。このようなレイアウト例については後述する実
施例の記載か参照される。

（ホ）作用 この発明によれば、キャパシタの一方の電極て第１電極
となる不純物拡散領域は、その幅方向がトランジスタの
チャンネル幅よりも狭幅の平面凸状に形成されており、
従って第２電極をいわゆるチャンネル幅と略同一幅で形
成してもその電極形成領域下に上記第１電極全域が含ま
れ、第２電極と自己整合されることとなる。

以下実施例によりこの発明の詳細な説明するか、これに
よりこの発明；土限定されろ乙のてはない。

（へ）実施例 第１図はこの発明の不揮発性半導体記憶装置の一例であ
る○ＴＦＲＯＭ作製のレイアウトを示す平面構成説明図
、第２図はその作製方法を示す工程説明図である。

第１図はＩ対のＯＴＰＲＯＭを基板上にレイアウト例シ
た状態を示している。同図において（ＩＸＩ’）はゲー
ト電極、（２Ｘ３）及び（２°Ｘ３”）はそれぞれｌ対
の不純物拡散領域、（４）はプログラム電極（第２電極
）、（５）はプログラム窓である。

同図のレイアウトから分かるように、まず第１電極とな
る不純物拡散領域（２Ｘ２’）は、いずれもその幅方向
が狭められていわゆるチャンネル幅（Ａ）よりも狭く設
計され領域狭部をなしている。これによってプログラム
電極（４）をその幅がチャンネル幅と同一となるように
形成しても、第１ｉｆｔ極は充分に包含されることとな
り、従来のようにミスアライメントを見込む必要がなく
なる。

次に、プログラム窓（５）：よ、それぞれのゲーＩ・電
極（１）（１’）上にかふさろようにレイアウトさ、ｌ
−５ている。従ってこのレイアウトに沿って外測にマス
クを形成することにより、マスクに囲まれｆ二窓（５）
内に上記第１電極となる領域狭部が全て包含されること
となり、この窓内に絶縁破壊可能な絶縁層を介して積層
されるプログラム電極（４）が自己整合的に形成される
こととなる。

上記のごときレイアウトで設計されたＯＴＰＲＯＭの作
製方法の一例について、第２図に基づいて説明する。

１）Ｐ型Ｓｉ基板上に、第り図のレイアウトに描かれて
いるようにチャンネル幅（Ａ）よりも小さい幅に設定さ
れた第１電極の形状に従って、フィールド酸化膜（１０
）によりフィールド領域を設定する。このフィールド領
域が形成されたＰ型Ｓｉ基板上に、トランジスタのゲー
ト絶縁膜（ＳｉＯｘ）（１１）を形成した後、多結晶シ
リコン（ｐｏｌｙ−８ｉ）（１２）を堆積し、リンを熱
拡散した後、その上に絶縁膜（Ｓ　ｉｏ　２）　（１３
）を堆積する（第２図（ａ））。

２）次いて、１−ランノスタのゲート電極（ｌ・１）を
フォＩ・エツチング技術に上り形成後、ｎ°不純物（Ａ
ｓ’、Ｐ”等）を注入し、熱処理を行うことにより、ト
ランジスタのソース・ドレインとなる１対のｎ型不純物
領域（２Ｘ３）を形成する。

その後、絶縁膜（ＳｉＯｚ）を堆積しエッチバックを行
うことによりトランジスタのゲート電極側壁にＳｉ○、
スペーサ（１５）を形成する（同図（ｂ））。

３）次いて更に絶縁膜（Ｓ　ｉｏ　２）　（１６）を堆
積する（同図（Ｃ））。

４）ここで、プログラム窓用マスク０７）を用いてフォ
トエツチング技術により、プログラム窓部上の絶縁膜を
除去する（同図（ｄ））。

５）窒化膜（Ｌ８）を堆積後、酸素雰囲気中で熱処理を
行い、オキシ−ナイトライド膜（１９）を形成する。

この後、上記オキシ−ナイトライド膜上に多結晶ノリコ
ンを堆積し、次いでｎ゛型不純物を拡散してこの多結晶
シリコンの低抵抗化を図ることにより、プログラム電極
（第２電極）（４）が形成されて、○Ｔ　Ｆ　ＲＯＭか
得られることとなる。

（ト）発明の効果 この発明によれば、プログラム窓とゲート電極及びフィ
ールド端部間のミスアライメントを考慮する必要がなく
、また、プログラム電極幅を不純物拡散領域幅に相当す
る幅で形成てきるので、セルサイズの小さい不揮発性半
導体記憶装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の不揮発性半導体記憶装置の−ＪＩＪ
であるＯＴＰＲＯＭ作製のレイアウトを示す平面構成説
明図、第２図はその作製方法を示す工程説明図、第３図
は従来例のＯＴＦＲＯＭ作製のレイアウトを示す平面構
成説明図である。 １、ｌｏ・・・・・・選択ゲート、 ２．３・・・・・・１対の不純物拡散領域、４・・・・
・・プログラム電極（第２電極）、５・・・・・・プロ
グラム窓、 ｌＯ・・・・・・フィールド酸化膜、 １４・・・・・・ゲート電極、 １５　・・・・Ｓ　ｉ　Ｏ２スペーサ、１７・・・・・
プログラム窓用マスク、Ｉ９・・・・・・オキンーナイ
トライド膜。

Claims (1)

1. 【特許請求の範囲】 １、基板内にチャンネルを構成しうる１対の不純物拡散
   領域と、このチャンネルへ電界を付与しうる選択ゲート
   と、上記１対の不純物拡散領域のいずれかを第１電極と
   するキャパシタと、該第１電極上に電圧印加により絶縁
   破壊を生じうる絶縁層を介して積層されかつ外部からの
   電圧印加ができる第２電極とを備えて電気的書き込み可
   能に構成されてなり、 上記第１電極は、上記チャンネル幅よりも狭幅の平面凸
   状の不純物拡散領域からなり、上記第２電極は上記凸状
   の不純物拡散領域を覆いかつ上記チャンネル幅と略同一
   幅を有する導電層で構成されてなる不揮発性半導体記憶
   装置。