JPH0316154A - 集積回路装置およびその製造方法 - Google Patents

集積回路装置およびその製造方法

Info

Publication number
JPH0316154A
JPH0316154A JP2055705A JP5570590A JPH0316154A JP H0316154 A JPH0316154 A JP H0316154A JP 2055705 A JP2055705 A JP 2055705A JP 5570590 A JP5570590 A JP 5570590A JP H0316154 A JPH0316154 A JP H0316154A
Authority
JP
Japan
Prior art keywords
region
oxide film
impurity
film
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2055705A
Other languages
English (en)
Inventor
Kazuhisa Tsuchiya
土屋 和久
Kazuya Miyazaki
一也 宮崎
Kiyoshi Kitayama
北山 潔
Satoshi Hatsumori
初森 智
Hisashi Sekiguchi
関口 寿
Tatsuo Watanabe
渡辺 辰男
Kanji Oosaka
大坂 間止
Yoshio Enosawa
榎沢 義男
Satoshi Sekine
聡 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP2055705A priority Critical patent/JPH0316154A/ja
Publication of JPH0316154A publication Critical patent/JPH0316154A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路装置およびその製造方法に関し、特
に素子分離用酸化膜領域の下部に設けられたチャネルス
トッパ用不純物領域と素子形成領域との間に低濃度不純
物領域を設けることにより、フィールドトランジスタの
しきい値を高く保ったまま素子形成用拡散層等における
接合部の耐圧を向上させるとともに狭チャネル効果等に
よる素子への悪影響を防止するための技術に関する.(
従来の技術) 第5図(a)および(b)は、それぞれ従来の集積回路
装置の概略を示す断面図および上面図である.これらの
図に示されるように、従来の集積回路装置は、ソースま
たはドレイン電極を構成する、例えばN 型の、不純物
拡散層等が形成される隣接素子形成領域1の間は選択酸
化法(LOCOS)等によって形成された素子分離用酸
化11g3で分離されていた.また、この素子分離用酸
化膜3の下部にはイオン注入によって高濃度の不純物を
導入し、いわゆるチャネルストッパ用高濃度不純物領域
5が形成されていた.このチャネルストッパ用不純物領
域5は、素子分離用酸化膜3の上に形成される配線等の
導電体7と素子形成領域1の拡散層9と等によって構成
される寄生トランジスタすなわちフィールドトランジス
タのしきい値電圧を高くし、配線7に高電圧が印加され
た場合にも寄生トランジスタが導通することを防止し、
それにより各素子形成領域1の間を確実に分離する働き
をなす. (発明が解決しようとする課題) ところか、上述の従来の集積回路装置においては、チャ
ネルストツパ用不純物領域5の比較的高+ 濃度の部分がN 拡散層9の高濃度の領域とぶつかり、
この両者間で形威される接合部の耐圧、従つてN+拡散
層9と基板との間の耐圧が低下する.この耐圧の低下を
防止するため、チャネルストッパ用不純物領域5の濃度
を下げると、寄生トランジスタのしきい値電圧が低下し
素子形成領域間の的確な分離を行なうことか困難となる
.また、第6図(a)および(b)はそれぞれ、このよ
うな従来の集積回路装置を素子形成領域のチャネル領域
にそった線A−A (第6図(b)に示す)からみた断
面図および上面図である。すなわち、これらの図におい
ては、フィールド酸化膜3で分離された素子形成領域1
1内にチャネル領域13、ドレイン拡散領域17、ソー
ス拡散領域19が形成されており、かつチャネル領域1
3の上にはゲートtfI用導電層15が形成されている
そして、フィールド酸化膜すなわち素子分離用酸化1B
!I3の下には前述のようにチャネルストヅパ用不純物
領域5が形成され隣接素子間の分離が行われている。
ところが、従来の集積回路装置を上述のように活性領域
またはチャネル領域13に着目すると、前述と同様にチ
ャネルストッパ用不純物領域5の注入不純物がチャネル
領域13の両側部に侵入し、チャネル領域13の不純!
tmJ度が上昇する6このため、チャネル幅が狭くなっ
た場合にいわゆる狭チャネル効果によって、第7図に示
すように、しきい値電圧■Tllが急激に変動し適確な
素子特性が得られなくなるという不都合があった.特に
、チャネル領域13の両側部にチャネルストツパ用不純
物領域5から高濃度の不純物が多量に侵入するとこの狭
チャネル効果による影響が顕著になり、チャネル幅をさ
らに短縮して高集積度の装置を作成することは不可能に
なる. また、上述のようにチャネルストツパ用不純物領域5か
らチャンネル領域13に高濃度の不純物が多量に侵入す
ると、チャネル領域13の両開部は結果的にチャネル領
域の不純物濃度が高められたことになる.このため、い
わゆるホットキャリャ効果を抑制するために従来から行
なわれてきたLDD構造あるいはDDD構造のようにド
レイン電極測の不純物濃度とそのプロファイルを調整す
る技術によって電界の緩和を図っても、チャネル測の不
純物濃度が高いために電界の緩和が効かない可能性があ
る.すなわち、・従来の集積回路構造においてはLDD
あるいはDDD等の技術がチャネル領域13とフィール
ド領域の端部では有効に働かなくなる。
本発明の目的は、素子サイズを縮小して高集積度の装置
を形成した場合にも素子特性に悪影響を与えることなく
各素子形成領域間を確実に分離できるようにした集積回
路装置およびその製造方法を提供することにある. 本発明の他の目的は、素子形成領域間に形成される寄生
トランジスタ即ちフィールドトランジスタのしきい値を
高く保ったまま素子形成用拡散層等の接合耐圧を向上さ
せた集積回路装置およびその製造方法を提洪することに
ある. 本発明のさらに池の目的は、素子形成領域間に形成され
るフィールドトランジスタのしきい値を高く保ったまま
素子形成領域に形成されたトランジスタのしきい値電圧
の変動を抑制し、かつホツトキャリャによる素子の信頼
性の低下を防止した集積回路装置およびその製造方法を
提供することにある。
(課題を解決するための手段) 本発明に係る集積回路装置は、半専体基板に形成された
素子分離用酸化膜領域と、該素子分離用酸化膜領域によ
って互に分離された複数の素子形成fi域と、前記素子
分離用酸化膜領域の下部に設けられた比較的高濃度のチ
ャネルストッパ用不純物領域と、このチャネルストッパ
用不純物領域と前記素子形成領域との間に設けられた低
濃度の不純物領域とを具備する. また、前記素子形成領域には少なくともソース電極また
はドレインtf!用の不純物拡散領域が形成されており
、該不純物拡敗領域と前記高濃度不純物領域との間には
前記低濃度不純物領域が介在する構或とすることができ
る. さらに、前記素子形成領域にはドレイン電極用およびソ
ース電極用の不純物拡散領域と、該ドレイン電極用の不
純物拡散領域および該ソース電極用の不純物拡散領域の
間のチャネル領域が形成されており、該チャネル領域と
前記高濃度不純物領域との間に前記低濃度不純DJ領域
が介在する桶成とすることができる. さらに、本発明によればこのような集積回路装置を製造
する方法が提供され、該方法は、半導体基板上に絶縁薄
膜を介して耐酸化膜および酸化され易い膜を順次形成す
る工程と、この酸化され易い膜を素子形成領域に対応し
て残すようにパターニングする工程と、この酸化され易
い膜を酸化してマスク用酸化膜を形成する工程と、この
マスク用酸化膜をマスクにしてチャネルストッパ用不純
物をイオン注入する工程と、ウエットエッチングのよう
な例えば等方性エッチングにより前記マスク用酸化膜の
開口を広げる工程と、このマスク用酸化膜をマスクとし
て少なくとも前記耐酸化膜をパターニングする工程と、
前記耐酸化膜をマスクとしてフィールド酸化を行う工程
とを具備することを特徴とする. (作用) 上述のような集積回路装置においては、素子形成領域の
例えばソースまたはドレイン等を形成する不純物拡散領
域が高濃度のチャネルストッパ用不純物領域と直接接合
せず、比較的低凛度の不純物領域と接合されるため不純
物拡散領域の接合耐圧を高くすることが出来る.また、
隣り合う不純物拡散領域の間には高濃度のチャネルスト
ツパ用不純物領域が存在するため、フィールドトランジ
スタのしきい値も高く保たれる。
また、素子形成領域に、ドレイン電極およびソース電極
用の不純物拡散領域とこれらの領域の間のチャネル領域
とによってMOSトランジスタが形成されている場合に
も、該チャネル領域が高濃度のチャネルストッパ用不純
物の侵入が抑制されるため、狭チャネル効果によるMO
S}ランジスタのしきいIii!電圧の変動を生じにく
くなる.また、チャネルストッパ用不純物のチャネル領
域への侵入か抑制されるため、チャネル領域の不純物濃
度の上昇が抑えられ、ドレイン領域とチャネル領域との
接合部における高電界を緩和するためのLDD (Li
c+htly Doped Drain )楕造あるい
はDDD(Double Diffused Drai
n )楕造等の工夫が有効に機能し、ホットキャリャの
影響が抑制される。
また、上記集積回路装置の製造方法においては、マスク
用酸化膜をマスクにしてチャネルストッパ用不純物をイ
オン注入した後、該マスク用酸化膜の開口をウエットエ
ッチング等により広げる。そして、この広げられた開口
を有するマスク用酸化膜をマスクとして前記il酸化膜
をバターニングした後、この耐酸化膜をマスクとしてフ
ィールド酸化が行われ,る。従って、素子分離用酸化膜
の下部にイオン注入によって形成された比較的高濃度の
チャネルストッパ用不純物領域と素子形成領域との間に
的確に低濃度領域が形成される.(実施例) 以下、図面により本発明の実施例を説明する.第1図(
a)および(b)は、それぞれ本発明の1実施例に係わ
る集積回路装置の概略を示す横断面図および上面図であ
る。これらの図に示すように、本発明に係わる集積回路
装置は、第5図に示される従来例の装置と比較して、フ
ィールド酸化WA3の下部に設けられたチャネルストッ
パ用の比較的高濃度の不純物領域2lの幅が狭くなって
おり、拡散領域9との間に低濃度の領域23か設けられ
ている点において相違する,従って、多結晶シリコン等
で形成される導電層7と、フィールド酸化膜3と、各々
の拡散層9とによって形成されるフィールド寄生トラン
ジスタのしきい値電圧はチャネルストッパ用高濃度領域
21の存在によって高く保たれ、かつ該高濃度領域2l
と拡散領域9との間に幅dの低濃度領域が存在するため
拡散層9が直接高濃度イオン注入領域と接合せず例えば
N+型の拡散膚9と例えばP型の基板その他の領域との
接合耐圧を高くすることが出来る。 すなわち、本発明
に係わる装置においては、寄生トランジスタのゲート電
極に相当する導電層7の電位により拡散層9の電位が影
響されない.即ち、寄生トランジスタが隣接する各拡散
層9の電位に影響を与えないよう横成することが出来る
。また、拡散層9の電位を非常に高くして動作させる場
合にも確実に該拡散層の電位が高く出来るように接合耐
圧を充分高く保つことが出来る.このため、高耐圧集積
回路装置の電圧マージンの向上および素子サイズの縮小
か′可能となる. したがって、本発明の装置は、例えばEPROM(消去
可能プログラマブルROM)あるいはEEPROM (
電気的消去可能プログラマブルROM〉等の高電圧を使
用する装置に適用しても好結果を得ることが出来る. 第2図は、第1図の楕造を有する装置の電気的特性を従
来のものと比較して示す。同図から明らかなように、フ
ィールドトランジスタのしきい値電圧■   の値は同
じイオン注入量によって若TNF 干低下しているが、N+−P  接合の耐圧■BK は同じイオン注入量に対して大幅に上昇している.従っ
て、例えば同じ接合耐圧■BKの場合は、フィールドト
ランジスタのしきい電圧■   を大TNF 幅に上昇させることか出来る。また、適切なイオン注入
量を選択することにより、本発明の装置におけるしきい
電圧V   および接−合耐圧VBKTNF の双方をいずれも従来の装置のものより上昇させること
も容易に可能である.特に、素子サイズの縮小により分
離領域の幅が小さくなっても従来の装置のようにしきい
値電圧が低下することかなくなる。
第3図(a)および(b)は、それぞれ本発明の他の実
施例に係わる集積回路装置の概略を示すものである.同
図(a)は同図(b)におけるB−B線に沿った断面図
となっている。また、第3図<b)のC−C線における
断面図は前述の第1図<a)に示すものと同じになる. 第3図(a)および(b)に示される集積回路装置は、
フィールド酸化膜3により互いに分離された複数の素子
形成頭域11を備えている。各素子形成領域l1には例
えばドレイン電極を桶成する拡散層17およびソース電
極を横或する拡散層1つが構戊されており、これらのド
レイン拡散領域17およびソース拡敗@域19の間のチ
ャネル頭域13の上には薄い酸化膜を介してゲート電極
を構戊する,%電7iiil15か形成されている,そ
して、フィールド酸化膜領域3の下部には第1図の場合
と同様にチャネルストッパ用の比較的高濃度の不純物領
域21が設けられているが、このチャネルストッパ用不
純物領域21の幅は従来の装置に比較して狭くなってお
り、素子形成領域11との間に低濃度の領域23が設け
られている。特に、第3図の装置においてはこの低濃度
の領域23は素子形成領域11に形成されたMOS}−
ランジスタのチャネル領域13との間を含めて形成され
ている。
このため、素子形成領域11の間のフィールド酸化膜領
域3の上部に導電層7が存在する場合にも、この導電層
7と各素子形成領域11との間で形成されるフィールド
寄生トランジスタのしきい値電圧はチャネルストヴバ用
高濃度領域21の存在によって高く保たれる。また、素
子形成領域11のチャネル領域13とチャネルストッパ
用高濃度領域21との間に#.濃度領域が存在するため
チャネルストツパ用の高濃度の不純物がチャネル領域1
3と直接接合することがなくなる。このため、チャネル
幅が極めて小さい場合にも前述のような狭チャネル効果
によるしきい値電圧の変動が少なくなる.また、チャネ
ル領域とドレイン領域との接合においては、狭チャネル
効果によるチャネル領域の不純物濃度の上昇が抑制され
るため、チャネル領域側に形成される空乏層の幅が縮ま
りにくくなり、ホットキャリャによる悪影響を抑制する
ためのLDD楕造等を有効に活用することが可能となる
次に、第4図を参照して以上のような楕或を有する装置
の製造方法につき説明する. まず、第4図(a)に示すように、例えばP型のシリコ
ン基板25の表面を酸化して該基板25の表面に酸化シ
リコン( S i O 2 >の膜27を約500〜1
000オングストロームの厚さに形成する。
次に、第4図(b)に示すように、酸化シリコンM27
上に約500〜1000オングストロムの厚さの多結晶
シリコン膜29を形成し、その上に窒化シリコン(S1
3N4)のwA31を約1500〜2000オングスト
ロームの厚さに形成し、さらにその上に約4000〜5
000オングストロームの厚さの多結晶シリコン膜33
を形成する. さらに、第4図(c)に示すように、フォトリングラフ
ィおよびエッチング工程を含む写真蝕刻工程により多結
晶シリコン膜33をエッチングし、ほぼ素子形成頭域以
外の多結晶シリコン層33を除去する。
次に、この状態で充分な酸化を施すことにより、第4図
(d)に示すように、多結晶シリコン層33を酸化し充
分な厚さ、例えば0.8〜0.9ミクロン、の酸化膜3
5を形成する。次に、この酸化膜35をマスクにしてイ
オン注入を行いシリコン基板25にチャネルストッパ用
イオン注入領域37を形成する.このイオン注入は、例
えばP型基板の場合はボロン等が使用される。この場合
、酸化膜35の開口部の形状から、第4図(d)に示す
ように、このイオン注入領域37は前記第4図(c)で
形成した開口部分よりdiの@たけ内側に形成される.
この幅d1は例えば約0.2〜0.3ミクロンとなる。
次に、湿式エッチングのような等方性エッチングにより
上部酸化1!35を例えばほぼ半分の厚さにエッチング
することにより、第4図(e)に示すように、開口部先
端を後退させ開口像を広げる。
次に、前記酸化膜35をマスクとしてRIE(リアクテ
ィブイオンエッチング)法により窒化シリコン層31を
エッチングする.さらに引き続き、上部酸化膜35をす
べて除去し、第4図(f)に示す構造を得る。この楕造
においては、イオン注入領域37の分布端より窒化シリ
コン層31の開口端までに距離d2が形成されており、
この距Jid2は例えば約0.4ミクロン程度とするこ
とが出来る。
次に、例えばLOGOS (選択酸化)法による酸化工
程を施し、第4図(g)に示すように、例えば約1ミク
ロンの厚さの素子分離用酸化II!39を形成する.こ
れにより、素子分離用酸化膜の下部のイオン注入不純物
の分布は従来のものと比べ0.4ミクロン程度LOCO
Sバーズビークから内側に閉じ込めた形とすることがで
きる.その後、第4図(h)に示すように、分離用酸化
膜39を挟み例えばN+型拡散層41その他を素子形成
領域に形成し素子を完成させる.(発明の効果) 以上のように、本発明によれば、極めて簡単な構造によ
り、素子形成領域に悪影響を与えることなく各素子形成
領域間を適確に隔離することができる.すなわち、フィ
ールドトランジスタのしきい値を高く保持したまま拡散
層等の接合耐圧を向上させ、狭チャネル効果による素子
のしきい値電圧の変動を抑制し、かつホットキャリャの
発生による素子の信頼性の低下を抑制することが可能と
なる.従って、特にVLS I装置のような素子サイズ
の小さい装置に適用して好結果を得ることが出来る.ま
た、本発明に係る製造工法は従来の方法に簡単なプロセ
スを追加するだけで、かつセルファラインプロセスによ
り、極めて容易かつ経済的に前述の利点を備えた集積回
路装置の製造を行なうことが出来る。
【図面の簡単な説明】
第1図(a)および(b)はそれぞれ、本発明の1実施
例に係る集積回路装置の概略の構造を示す横断面図およ
び上面図、 第2図は、本発明に係る集積回路装置の電気的特性を従
来のものと比較して示すグラフ、第3図(a)および(
b)はそれぞれ、本発明の池の実施例に係わる集積回路
装置の概略の桶遣を示す横断面図および上面図、 第4図(a)から(h)までは、本発明の1実施例に係
る集積回路装置の製造方法を説明するための工程図、 第5図(a)および(b)はそれぞれ、従来の集積回路
装置の横造を示す横断面図および上面図、第6図(a)
および(b)はそれぞれ、池の従来の集積回路装置の構
造を示す横断面図および上面図、そして 第7図は、狭チャネル効果を説明するためのグラフであ
る。 1.11:素子形成領域、 3:素子分離用酸化膜領域、 5。21:チャネルストッパ用高濃度 イオン注入領域、 7:導電層、 9:拡散領域、 13:チャネル@域、  15:ゲート電極層、17:
ドレイン領域、  1つ二ソース領域、23:低濃度領
域、 25:基板、 27二酸化シリコン膜、 29:多結晶シリコン膜、 31:窒化シリコン膜、 33:多結晶シリコン膜、 35:酸化膜、37:イオ
ン注入領域、 39:素子分離用酸化膜、 41:拡#!i層。 第2図 イオンSま入童

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板と、該半導体基板に形成された素子分離
    用酸化膜領域と、該素子分離用酸化膜領域によって互い
    に分離された複数の素子形成領域と、前記素子分離用酸
    化膜領域の下部に設けられたチャネルストッパ用高濃度
    不純物領域と、該高濃度不純物領域と前記素子形成領域
    との間に設けられた低濃度不純物領域とを具備すること
    を特徴とする集積回路装置。 2、前記素子形成領域には少なくともソース電極または
    ドレイン電極用の不純物拡散領域が形成されており、該
    不純物拡散領域と前記高濃度不純物領域との間にはチャ
    ネルストッパ用不純物が注入されていない低濃度不純物
    領域が存在する請求項1に記載の集積回路装置。 3、前記素子形成領域にはドレイン電極用およびソース
    電極用の不純物拡散領域と、該ドレイン電極用の不純物
    拡散領域および該ソース電極用の不純物拡散領域の間の
    チャネル領域が形成されており、該チャネル領域と前記
    高濃度不純物領域との間にはチャネルストッパ用不純物
    が注入されていない低濃度不純物領域が存在する請求項
    1または2に記載の集積回路装置。 4、半導体基板上に絶縁薄膜を介して耐酸化膜および酸
    化され易い膜を順次形成する工程と、この酸化され易い
    膜を素子形成領域に対応して残すようにパターニングす
    る工程と、この酸化され易い膜を酸化してマスク用酸化
    膜を形成する工程と、このマスク用酸化膜をマスクにし
    てチャネルストッパ用不純物をイオン注入する工程と、
    前記マスク用酸化膜の開口を広げる工程と、該マスク用
    酸化膜をマスクとして少なくとも前記耐酸化膜をパター
    ニングした後該マスク用酸化膜を除去する工程と、前記
    耐酸化膜をマスクとしてフィールド酸化を行なう工程と
    を具備することを特徴とする集積回路装置の製造方法。 5、前記マスク用酸化膜の開口を広げる工程は該マスク
    用酸化膜の等方性エッチングにより行なわれる請求項4
    に記載の製造方法。
JP2055705A 1989-03-23 1990-03-07 集積回路装置およびその製造方法 Pending JPH0316154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2055705A JPH0316154A (ja) 1989-03-23 1990-03-07 集積回路装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-69267 1989-03-23
JP6926789 1989-03-23
JP2055705A JPH0316154A (ja) 1989-03-23 1990-03-07 集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0316154A true JPH0316154A (ja) 1991-01-24

Family

ID=26396608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2055705A Pending JPH0316154A (ja) 1989-03-23 1990-03-07 集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0316154A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541435A (en) * 1992-05-12 1996-07-30 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
US5604370A (en) * 1995-07-11 1997-02-18 Advanced Micro Devices, Inc. Field implant for semiconductor device
KR100332473B1 (ko) * 1998-06-29 2002-09-19 주식회사 하이닉스반도체 반도체소자및그를이용한소자분리방법
US6624495B2 (en) * 1997-04-23 2003-09-23 Altera Corporation Adjustable threshold isolation transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116185A (en) * 1978-03-01 1979-09-10 Fujitsu Ltd Manufacture for semiconductor device
JPS60225468A (ja) * 1984-04-23 1985-11-09 Toshiba Corp 電界効果型半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54116185A (en) * 1978-03-01 1979-09-10 Fujitsu Ltd Manufacture for semiconductor device
JPS60225468A (ja) * 1984-04-23 1985-11-09 Toshiba Corp 電界効果型半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541435A (en) * 1992-05-12 1996-07-30 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
US5604370A (en) * 1995-07-11 1997-02-18 Advanced Micro Devices, Inc. Field implant for semiconductor device
US5789269A (en) * 1995-07-11 1998-08-04 Advanced Micro Devices, Inc. Field implant for semiconductor device
US6624495B2 (en) * 1997-04-23 2003-09-23 Altera Corporation Adjustable threshold isolation transistor
US6943072B2 (en) 1997-04-23 2005-09-13 Altera Corporation Adjustable threshold isolation transistor
KR100332473B1 (ko) * 1998-06-29 2002-09-19 주식회사 하이닉스반도체 반도체소자및그를이용한소자분리방법

Similar Documents

Publication Publication Date Title
KR100584711B1 (ko) 반도체 장치 및 그 제조 방법
US4033026A (en) High density/high speed MOS process and device
JP4018780B2 (ja) Dmosトランジスタの製造方法
JPH0629532A (ja) Mosfet及びその製造方法
JPH10326891A (ja) 半導体装置およびその製造方法
EP0905789A1 (en) Semiconductor device having soi structure and method for manufacturing the device
JP3360064B2 (ja) 半導体素子の製造方法
JPH04348053A (ja) 半導体装置の製造方法
JP3170610B2 (ja) 縦型電界効果トランジスタの製造方法
JPH0316154A (ja) 集積回路装置およびその製造方法
JPH05343679A (ja) 半導体装置及びその製造方法
KR100265526B1 (ko) 반도체 장치의 제조방법
US7202538B1 (en) Ultra low leakage MOSFET transistor
JPH02196434A (ja) Mosトランジスタの製造方法
JPH05218416A (ja) 半導体装置の製造方法
JPH08213601A (ja) 半導体装置とその製造方法
JP2526476B2 (ja) 半導体装置の製造方法
JPH088430A (ja) Mosトランジスタ及びその形成方法
JP3584866B2 (ja) 半導体装置の製造方法
JPH06163890A (ja) 半導体装置の製造方法
JPS63241965A (ja) 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法
JPH0669502A (ja) Mis型高耐圧トランジスタ
KR940010928B1 (ko) 모스 트랜지스터 및 그 제조방법
JP2506947B2 (ja) 半導体装置およびその製造方法
JP2887902B2 (ja) 半導体装置の製造方法