JPH03218653A - エアーブリッジ金属配線を具えた半導体装置およびその製造方法 - Google Patents

エアーブリッジ金属配線を具えた半導体装置およびその製造方法

Info

Publication number
JPH03218653A
JPH03218653A JP23870990A JP23870990A JPH03218653A JP H03218653 A JPH03218653 A JP H03218653A JP 23870990 A JP23870990 A JP 23870990A JP 23870990 A JP23870990 A JP 23870990A JP H03218653 A JPH03218653 A JP H03218653A
Authority
JP
Japan
Prior art keywords
photoresist
forming
power supply
via hole
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23870990A
Other languages
English (en)
Inventor
Kazuhiro Okaniwa
岡庭 一浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPH03218653A publication Critical patent/JPH03218653A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、エアーブリッジ金属配線を具えた半導体装
Mおよびその製造方法に関するものてあり、特にエアー
ブリッジの橋脚部をバイアホールの直上に設けた半導体
装置およびその製造方法に関するものである。
(従来の技術) 従来のエアーブリッジは例えば米国特許第4,107,
720号明細書に、またバイアホールは実公昭55−1
2445号公報にそれぞれ記載されている。第5図(a
)乃至(k)はそのエアーブリッジおよびバイアホール
の構造およびこれらのエアーブリッジおよびバイアホー
ルを具えた半導体装置の製造方法をまとめて示したもの
てある。第5図(k)て、半導体あるいは半絶縁性のG
aAs基板lにはバイアホール2か形成されており、そ
の内面および基板lの裏面には裏面金属3か形成されて
いる。4は基板lの表面に形成された例えばソース金属
て、該ソース金属4はバイアホール2の部分で裏面電極
3と接触している。5はエアーブリッジて,その一端は
橋脚部6を介してソース金属4と接触しており、他端は
別のソース金属、金属バット等、回路の他の部分に接触
されている。
次に、第5図(k)の半導体装置の製造方法を説明する
第5図(a)に示すように、 GaAs基板lの表面に
ソース、ドレイン、ゲート、能動層、抵抗、キャパシタ
等の必要な素子を形成する。4はこれらの素子のうち一
例としてソース金属を示し、例えばAu/Ge/N i
を蒸着して形成されている。
次に,第5図(b)に示すように、ソース金属4の表面
およびGaAs基板lの露出した表面にフォトレジスト
7を写真製版によりパターニングし、ソース金属4の一
部4lを露出させておく。
次に、第5図(C)に示すように、フォトレジスト7お
よびソース金属4の露出部分4lの全面にTi/Au 
 (例えば300人/ 3000人)をスパッタ蒸着し
てメッキ給電層8を形成する。
次に、第5図(d)に示すように、メッキ給電層8の上
にフォトレジスト9を前記フオトレジスト7と同しパタ
ーンとなるように写真製版により形成し、上記メッキ給
電層8のうち橋脚部6が形成される部分8lを露出させ
ておく。
次に、第5図(e)に示すように、上記露出部分8lに
電解メッキにより金メッキM10を形成する。
この金メッキ層lOはエアーブリッジの橋脚部6となる
部分てある。エアーブリッジの他方の橋脚部となる部分
も別のソース金属、金属バット等、回路の他の接続点と
なる部分に同様に形成される。
次に、第5図(e)のフォトレジスト9、該フォトレジ
スト9の下のメッキ給電層8、およびフオトレシスト7
を除去し、第5図(f)に示すように、ソース金属4、
金メッキ層lOか露出した構造を得る。
次に、第5図(g)に示すように、第5図(f)に示す
露出したソース金属4およひGaAs基板lの表面に新
たにフォトレジスト11を写真製版によりバターニンク
する。このとき、金メッキ層lOの頭部は露出させてお
く。
次に、第5図(h)に示すように、フオトレジス}−1
1および金メッキ層10の露出面全面にTi/Au(例
えば300人/ 3000人)をスバッタ蒸着してメッ
キ給′屯層l2を形成し、その上にフォトレジストl3
を写真製版によりパターニンクしてブリッジ用の金メッ
キ層が形成される部分82を露出させておく。
次に、第5図(i)に示すように,メッキ給電層l2の
上記露出部分82に金メッキ層l4を形成して、上記メ
ッキ給電層l2と共にエアーブリッジ5のブリッジ部5
lを形成する。
次に、第5図(i)のフォトレジスト13、該フオトレ
ジストl3の下にあるメッキ給電層12の部分、および
フォトレジストl1を除去する。これにより、第5図(
j)に示すように、メッキ給電層12と金メッキ層l4
とによりエアーブリッジ5のブリッジ部51か形成され
、メッキ給電層8と金メッキ層lOとによりソース金属
4に接触したエアーブリッジ5の橋脚部6が形成される
最後にGaAs基板全体を薄板化加工して所定の厚さに
した後、第5図(j)のGaAs基板lの裏面にフォト
マスクをバターニンクすることにより、バイアホールか
形成される部分が露出したエッチングマスクを形成する
。そして第5図(k)に示すように、ウエット・エッチ
ンクによりGaAs基板lの裏面からソース金属4に達
するバイアホール2を形成し、上記エッチングマスクを
除去した後、バイアホール2の内面およびGaAs基板
lの裏面全面にAuをメッキ、蒸着、あるいはスパッタ
して上記裏面全面をメタライズし、接地電極すなわち裏
面電極3を形成することにより、第5図(k)に示すエ
アーブリッジ5からなる金属配線を具えた半導体装置か
構成される。
(発明か解決しようとする課題) 上述のような従来の半導体装置では、まずエアーブリッ
ジを形成してからバイアホールを形成し、さらにAu層
をメッキ、蒸着、スバウタ等により形成して裏面電極3
を形成していた。このため製造工程数か多くなる欠点か
あった。また、エアーブリッジ5の橋脚部6とバイアホ
ール2とか例えばソース金属4の別々の部分に形成され
るため、パターンの微細化か困難て、チップ面積か大き
くなるという欠点かあった。また、信号路のインタクタ
ンスか大きくなり、高周波回路に不適てあるという欠点
があった。
この発明は、製造工程数を減らすことかてきると共に、
パターンを微細化してチウブ面積を縮小することかてき
るエアーフリツシ金属配線を具えた半導体装置を提供す
ることを目的とする。
(課題を解決するための手段) この発明によるエアーフリツシ金属配線を具えた半導体
装置は、バイアホールの直Eにエアーブリッジの橋脚部
を形成することにより、該橋脚部をバイアホール内に形
成された金属部と直接接続して構成されている。
(作 用) この発明によれば、バイアホールの直上にこのバイアホ
ール内の金属と直接接続される態様でエアーブリッジの
橋脚部を設けたことにより、パターンの微細化か可能で
、チップ面積の縮小か可能である。また、上記橋脚部を
経由する電流路の長さを短縮することかてきる。
〔実施例〕
以下、図を参照してこの発明を説明する。
第1図(j)はこの発明のエアーブリッジ金属配線を具
えた半導体装置の第1の実施例て、2】は例えばGaA
s基板、22は基板2Iを貫通して形成されたバイアホ
ール、24は該バイアホール22内にニッケル、金、あ
るいはニッケルと金の双方をメッキして充填されたメッ
キ充填層、25はエアーブリッジ、26はエアーブリッ
ジの橋脚部、51はブリッジ部である。橋脚部26はバ
イアホール22内に充填されたト記メッキ充填層24に
直接接続されている。
23は例えば金をメッキ、蒸着、あるいはスバッタして
形成された裏面電極である。
第1図U)のエアーフソッシ金属配線を具えた半導体装
置は次のようにして製造される。
第1図(a)に示すように、例えば300 p. m乃
至600 4mの厚みをもったGaAs基板21の表面
にフォトレジスト27を写真製版によりパターニンクし
、それをマスクとして例えば30μ層乃至1ロOALl
1の深さのバイアホール22を形成する。バイアホール
22は例えばリアクティフ・イオン・エッチンク(RI
E)によるトライエッチンクて形成されるが,これ以外
に例えば硫酸系エッチンク液によるウエットエッチンク
、あるいはスパッタ、放電加工、レーザー加工等の任意
の方法で形成することかできる。
次に、第1図(b)に示すように、フォトレジスト27
の表面8よびバイアホール22の内面全体に例えば無電
解ニッケル( Ni)メッキによりメッキ給電層28を
形成する。メッキ給電暦28は無電解メウキの他に例え
ばパルスメッキ、P R ( PeriodicaRe
verse )メッキ等の任意のメッキ法又は無電斜め ニッケルメッキと無f4.HAuメッキ積層あるいはス
lヘ バッタ法を採用することかできる。
次に、第1図(c)に示すように、メッキ給電層28上
にフォトレジスト29を写真製版によりパターニンクし
て、バイアホール22の部分のみを開口しておく。次に
、バイアホール22の内部およびその直上の部分にのみ
例えば無電解Niメッキを行い、引続いて無電解Auメ
ッキを行なって、バイアホール22内をメッキ層30て
充填する。メッキ層30は無電解Niメッキ単独、ある
いは無電解Auメッキ単独てもよい。メッキ層30の形
成には、上記の無電解メッキ法以外に例えば電解メッキ
法、パルスメッキ法、P R ( Periodica
l Reverse)メッキ法、直流メッキ法、分散メ
ッキ法等、任意のメッキ法を採用することかできる。
次に,レジスト剥離液またはプラズマを用いて第1図(
C)のフォトレジスト29を除去する。次いて,アルゴ
ン(Ar)イオンを用いたイオンビーム・エッチンクに
より上記フォトレジスト29の下のメッキ給電層28を
除去する。このとき、メッキ層30の頭部も若干量エッ
チングされるか,これによって完成後の装置の性能に悪
影響を及ぼすことはない。次いて、レジスト剥離液また
はプラズマを用いて下層のフォトレジスト27を除去す
ることにより、第1図(d)に示すように、エアーブリ
ッジの橋脚部26が形成される。
次に、第1図(d)の基板21の表面および橋脚部26
を覆ってフォトレジストを塗布した後、これを例えばプ
ラズマエッチンクにより若干量エッチングして,第1図
(e)に示すように、エアーブリッジの橋脚部26を構
成するメッキ部30の頭部か露出したフォトレジスト3
1を形成する。
次に、第1図(f)に示すように、フオトレジス1−3
1およびメッキ部3ロの頭部全面にメッキ給電層32を
形成する。メウキ給電層32は例えば無電解Niメッキ
と無電解Auメッキとを連続して行って形成される。こ
れ以外に、例えばAuをスパッタあるいは蒸着して給電
層とし、その上にAuあるいはNiをメッキして上記メ
ッキ給電層32を形成してもよい。次に、メッキ給電層
32上のエアーツリッジか形成される部分を除いてフォ
トレジスト33を写真製版によりバターニングする。
次に、第1図(g)に示すように,メウキ給電層32の
露出部分にのみ例えば電解メッキにより金メッキ層34
を形成する。金メッキ層34は、電解メッキ法以外に例
えばパルスメッキ法、PRメッキ法、無電解メッキ法、
分散メッキ法等、任意のメッキ法を採用することかでき
る。
次に、第11ffi(g)のフォトレジスト33をレシ
スト剥離液またはプラズマにより除去した後、Arイオ
ンを用いたイオンビームエッチングによりメッキ給電層
32の露出部分を除去する。これにより、第1図(h)
の構造か得られる。このとき、金メッキ層34の表面も
若干量エッチングされるか、これにより完成後の装置の
性能に悪影響を与えることはない。
次に、第1flJ(j)に示すように.フォトレジスト
31をレジスト剥離液またはプラズマを用いて除去する
ことにより,メッキ給電層32と金メッキ層34とによ
りエアーツリッジ25のブリッジ部5lか形成され、ま
たメッキ部30とメッキ給電層28とによりエアーブリ
ッジ25の橋脚部26か形成される。
次に、第1図(j)に示すように、基板2lの裏面から
バイアホール底部のメッキ給電層28が露出するまでエ
ッチンク又はラッピンク等て薄板化加工する。最後に薄
板化加工された裏面にAuをメッキ、蒸着、あるいはス
バッタして裏面電極23を形成し、エアーブリッジ金属
配線を具えた半導体装置か得られる。エアーブリッジ2
5のブリッジ部5lはメッキ給電層32と金メッキ層3
4とにより形成され、橋脚部26はメッキ部3ロとメッ
キ給電層28とにより形成されることは前述の通りであ
る。
上述のような構造のエアーブリッジ金属配線を具えた半
導体装置、特にMMIC(モノリシック・マイクロウエ
ーフ■C)において、エアーツリッジ25は例えば隣接
するFETのソースに接続されており、このエアーブリ
ッジ25を経て伝送される電気信号は,橋脚部26より
直接バイアホール22内のメッキ層30を経て裏面電極
23に流れる。このため、信号流通路長か短縮され、イ
ンタクタンスか小さくなり、これによって高周波動作か
可能になり、マイクロ波帯の増幅器等として使用するの
に適した半導体装置か得られる。
第1図に示す第1の実施例ては、フォトレジストをバタ
ーニンクする工程は、フォトレジスト27、29、31
、33をそれぞれバターニンクするための合計4回の工
程か必要であるか、第2図に示すこの発明の第2の実施
例では、レシストのパターニンクを2回に減らすことか
てきる。
第2図のエアーブリッジ金属配線を具えた半導体装置の
製造方法は、フオトレシスト27およびメッキ給電層2
8を形成するまでの工程は第1図の実施例と同様てある
次に、第2図(a)に示すように、メッキ給電層28の
上に、バイアホール22およびエアーブリッジか形成さ
れる部分を除いてフォトレジスト36を例えば写真製版
によりバターニングし、次いでバイアホール内および露
出したメッキ給電層28上に金メッキ層37を形成する
。金メッキ暦37は無電解メッキ、パルスメッキ、PR
メッキ等、任意のメッキ法によって行なわれる。
次に、第2図(b)に示すように,フォトレジスト36
をレジスト剥離液またはプラズマにより除去した後、A
rイオンを用いたイオンビームエッチングにより露出し
たメッキ給電層28を除去する。
次に、第2図(C)に示すように、フォトレジスト27
をレシスト剥離液またはプラズマを用いて除去すること
により、メッキ給電層28とAuメッキ層37とにより
エアーブリッジ25のブリッジ部51,橋脚部26か形
成される。
次に、第2図(d)に示すように、基板21の裏面から
バイアホール底部のメッキ給電層28が露出するまでエ
ッチング又はラッピンク等て薄板化加工する。最後にエ
ッチンクされた裏面にAuをメッキ、蒸着あるいはスパ
ッタして裏面電極23を形成する。
第3図はこの発明のエアーブリッジ金属配線を具えた半
導体装置の第3の実施例を示す.先づ、第3図(a)に
示すようにGaAs基板2lの表面上の所定位置に例え
ばAu/Ge/Niを合金状状態となるように蒸着ある
いはスバッタしてソース金属40を形成する。次に、G
aAs基板21の表面にフォトレジスト41を上記ソー
ス金属40か露出するようにバターニングして形成する
。40としてはソース金属以外にドレイン、抵抗、キャ
パシタの電極等、任意の導電素子とすることかてきる。
次に、第3図(b)に示すように、フォトレジスト41
上および露出したソース金属40上にメッキ給電層42
を形成する。
次に、第3図(C)に示すように、メッキ給電層42上
にエアーブリッジか形成される部分を除いてフォトレジ
スト43を形成し、メッキ給電層42の露出部分上に金
メッキ層44を形成して、エアーブリッジ25となる部
分を形成する。
次に、第3図(d)に示すように,フォトレジスト43
を除去し、メッキ給電暦42の露出した部分を除去し、
さらにフォトレジスト41を除去することにより、メッ
キ給電層42と金メッキ層44とからなるエアーブリッ
ジ25か形成される。これらの作業は第1図(g)乃至
(i)て説明した処理方法と実質的に同し処理方法か採
られる. 次に、GaAs基板2lの裏面からソース金属40と整
列するようにバイアホール45を例えばウエットエッチ
ングにより形成し、該バイアホール45内およびGaA
s基板2lの裏面全面に裏面電極46を形成する。
第4図はこの発明の第4の実施例で、第4図(a)に示
すように、第3図の実施例と同様な方法でGaAs基板
2lの表面の所定位置に例えばソース金属40を形成す
る。その後は第1図(a) . (b)の工程と同様な
方法でフォトレジスト27を形成し、これをマスクとし
て上記ソース金属40を貫通するバイアホール22を形
成する。次に,バイアホール22内およびフォトレジス
ト27上にメッキ給電層28を形成する。次に,第2図
(a)乃至(d)の工程と全く同様の王程てフオトレジ
スト36、金メウキ層37をそれぞれ形成する。
次に、上記フォトレジスト36,メッキ給電層28の露
出した部分、さらにフォトレジスト27を除去する。最
後にGaAs基板2lの裏面からソース金属40か露出
するようにエッチンク又はラッピンク等て薄板化加工し
たのち,裏面電極23を形成して第4図(b)に示す基
本的に第1図(j)と同様なエアーブリッジ25をもっ
た半導体装置か得られる。
(発明の効果) 以上のように,この発明によれば、バイアホールの直上
にこのバイアホール内の金属と直接接触されるエアーブ
リッジの橋脚部を形成したので、エアーツリッジの橋脚
部とバイアホールとか別の位置に形成される第5図に示
すような従来の装置に比して配線パターンの微細化か可
能で、チップ面積を縮小することかてきる。また、エア
ーツリッジの橋脚部とバイアホールとは最短距離で接続
されるから、信号径路のインダクタンスか小さくなり、
高周波動作か可能でマイクロ波帯の増幅器等に適用して
、高周波特性の改善に寄与することかてきる。さらに、
製造工程数か従来の装置に比して少なくなり、製造コス
トの引下げにも寄与する。
【図面の簡単な説明】
第1図(a)乃至(j)は、この発明のエアーブリッジ
金属配線を具えた半導体装置の第1の実施例の製造方法
を説明する図、第2図(a)乃至(d)はこの発明のエ
アーブリッジ金属配線を具えた半導体装置の第2の実施
例の製造方法を説明する図、第3図(a)乃至(d)は
この発明のエアーブリッジ金属配線を具えた半導体装置
の第3の実施例の製造方法を説明する図,第4図(a)
および(b)はこの発明のエアーブリッジ金属配線を具
えた半導体装置の第4の実施例の製造方法を説明する図
、第5図(a)乃至(k)は従来のエアーブリッジ金属
配線を具えた半導体装置の製造方法を説明する図である
。 2l・・・・基板、22、45・・・・バイアホール、
23、46・・・・裏面電極、24・・・・金属部、2
5・・・・エアーブリッジ、26・・・・橋脚部、27
、29、31、36・・・・フォトレジスト、 32、42・・・・メッキ給電層、コ4、37、44・
・・・金メッキ層、 5l・・・・ブリッジ部。 代 理 人 大 岩 増 雄 第 1 図(1) 亮 ] IU(2) 亮 1 巳(3) 弔 3 図 43.71トレレスト 帛 4 閏 第 5 [21(1)

Claims (5)

    【特許請求の範囲】
  1. (1)裏面電極を有する半導体基板と、該半導体基板に
    これを貫通して設けられたバイアホールと、該バイアホ
    ールの直上に設けられた橋脚部および該橋脚部に電気的
    に接触して構成されたブリッジ部を有するエアーブリッ
    ジとを具備し、上記橋脚部を上記バイアホール内に形成
    された金属部と直接接続したことを特徴とするエアーブ
    リッジ金属配線を具えた半導体装置。
  2. (2)半導体基板の表面にバイアホールを形成するため
    の所定のパターンの第1のフォトレジストを形成する工
    程と、 上記第1のフォトレジストをマスクとして上記半導体基
    板の表面から所定の深さのバイアホールを形成する工程
    と、 上記バイアホール内面および上記第1のフォトレジスト
    上に第1のメッキ給電層を形成し、該第1のメッキ給電
    層上に上記バイアホール直上を除いて所定の厚さの第2
    のフォトレジストを形成する工程と、 上記バイアホール内およびその直上の部分に上記第2の
    フォトレジストの表面とほゞ一致するまでメッキ層を形
    成して金属部を形成する工程と、上記第2のフォトレジ
    スト、該第2のフォトレジストの下に位置する第1のメ
    ッキ給電層および第1のフォトレジストを除去してエア
    ーブリッジの橋脚部を形成する工程と、 上記半導体基板の表面に上記橋脚部の高さとほゞ同じ厚
    さの第3のフォトレジストを形成する工程と、 上記第3のフォトレジストおよび橋脚部上にこれに接触
    して第2のメッキ給電層を形成する工程と、 上記第2のメッキ給電層上にエアーブリッジが形成され
    る部分を除いて第4のフォトレジストを形成する工程と
    、 上記第2のメッキ給電層の露出した部分に金メッキ層を
    形成して上記橋脚部と電気的に接触するブリッジ部を形
    成する工程と、 上記第4のフォトレジスト、該第4のフォトレジストの
    下の第2のメッキ給電層の部分および第3のフォトレジ
    ストを除去してエアーブリッジを構成する工程と、 上記半導体基板の裏面から上記バイアホール底部の第1
    のメッキ給電層が露出するまで薄板化加工して、該薄板
    化加工された面に上記第1のメッキ給電層と電気的に接
    触する裏面電極を形成する工程と、 からなるエアーブリッジ金属配線を具えた半導体装置の
    製造方法。
  3. (3)半導体基板の表面に所定のパターンの第1のフォ
    トレジストを形成する工程と、 上記第1のフォトレジストをマスクとして上記半導体基
    板の表面から所定の深さのバイアホールを形成する工程
    と、 上記バイアホール内面および上記第1のフォトレジスト
    上にメッキ給電層を形成し、該第1のメッキ給電層上に
    エアーブリッジか形成される部分を除いて所定の厚さの
    第2のフォトレジストを形成する工程と、 上記バイアホール内および露出したメッキ給電層上に金
    メッキ層を形成してエアーブリッジの橋脚部となる部分
    とブリッジ部となる部分とを一体的に構成する工程と、 上記第2のフォトレジスト、該第2のフォトレジストの
    下のメッキ給電層の部分および第1のフォトレジストを
    除去してエアーブリッジを構成する工程と、 上記半導体基板の裏面から上記バイアホール底部のメッ
    キ給電層が露出するまで薄板化加工して、該薄板化加工
    された面に上記メッキ給電層と電気的に接触する裏面電
    極を形成する工程と、からなるエアーブリッジ金属配線
    を具えた半導体装置の製造方法。
  4. (4)半導体基板の表面のバイアホールが形成される部
    分にはソース、ドレイン、ゲート、抵抗、キャパシタの
    電極等の任意の導電素子か予め形成され、バイアホール
    はこの素子を貫通して形成されることを特徴とする請求
    項(3)記載のエアーブリッジ金属配線を具えた半導体
    装置の製造方法。
  5. (5)半導体基板上の所定位置にソース電極、ドレイン
    電極、ゲート電極、抵抗、インダクタ、キャパシタ等、
    任意の素子を形成する工程と、 上記半導体基板上に所望のパターンの第1のフォトレジ
    ストを形成する工程と、 上記第1のフォトレジストおよび開口部上にメッキ給電
    層を形成し、該メッキ給電層上にエアーブリッジが形成
    される部分を除いて所定の厚さの第2のフォトレジスト
    を形成する工程と、 上記メッキ給電層の露出した部分に金メッキ層を形成し
    てエアーブリッジの橋脚部となる部分とブリッジ部とな
    る部分を一体的に構成する工程と、 上記第2のフォトレジスト、該第2のフォトレジストの
    下のメッキ給電層の部分および第1のフォトレジストを
    除去してエアーブリッジを構成する工程と、 上記半導体基板の裏面から上記ソース電極に達するバイ
    アホールを形成する工程と、 上記バイアホール内面および半導体基板の裏面に上記ソ
    ース電極と電気的に接触する裏面電極を形成する工程と
    、 からなるエアーブリッジ金属配線を具えた半導体装置の
    製造方法。
JP23870990A 1989-11-13 1990-09-05 エアーブリッジ金属配線を具えた半導体装置およびその製造方法 Pending JPH03218653A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29570689 1989-11-13
JP1-295706 1989-11-13

Publications (1)

Publication Number Publication Date
JPH03218653A true JPH03218653A (ja) 1991-09-26

Family

ID=17824105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23870990A Pending JPH03218653A (ja) 1989-11-13 1990-09-05 エアーブリッジ金属配線を具えた半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03218653A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1363331A3 (en) * 2002-04-17 2006-05-17 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
JP2010515275A (ja) * 2006-12-29 2010-05-06 キューファー アセット リミテッド. エル.エル.シー. スルーチップ接続を有するフロントエンドプロセス済ウェハ
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1363331A3 (en) * 2002-04-17 2006-05-17 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
JP2010515275A (ja) * 2006-12-29 2010-05-06 キューファー アセット リミテッド. エル.エル.シー. スルーチップ接続を有するフロントエンドプロセス済ウェハ

Similar Documents

Publication Publication Date Title
US5037782A (en) Method of making a semiconductor device including via holes
US5198385A (en) Photolithographic formation of die-to-package airbridge in a semiconductor device
US20020030576A1 (en) High-frequency coil device and method of manufacturing the same
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
CN107680911A (zh) 一种指纹识别模组结构及制作方法、终端设备
KR100351551B1 (ko) 종단 도금층을 갖는 패키지와 그 제조 방법
JP2839376B2 (ja) 半導体装置の製造方法
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
JPH03218653A (ja) エアーブリッジ金属配線を具えた半導体装置およびその製造方法
JPS61242044A (ja) 半導体装置の製造方法
KR20000047626A (ko) 반도체 장치의 제조 방법
JPH0864422A (ja) インダクター装置
US6808641B2 (en) Method of wiring formation and method for manufacturing electronic components
JPH06268355A (ja) プリント配線板およびその製造方法
US5874199A (en) Method of forming oversized solder bumps
JP3573894B2 (ja) 半導体装置及びその製造方法
JPH10116746A (ja) 薄膜インダクタ素子の製造方法
DE102016111914A1 (de) Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP2564916B2 (ja) 半導体装置とその製造方法
DE102006050505A1 (de) Elektronische Verschaltungen und Verfahren zur Herstellung derselben
JPH04350940A (ja) 半導体装置の製造方法
KR20220030152A (ko) 다층 기판 표면 처리층 구조 및 그 제조 방법
JPH0786612A (ja) モノリシック半導体デバイス
JP2003309184A (ja) 複合モジュール及びその製造方法