JPH03218121A - Ａ／ｄ変換器 - Google Patents

Ａ／ｄ変換器

Info

Publication number
JPH03218121A
JPH03218121A JP2012681A JP1268190A JPH03218121A JP H03218121 A JPH03218121 A JP H03218121A JP 2012681 A JP2012681 A JP 2012681A JP 1268190 A JP1268190 A JP 1268190A JP H03218121 A JPH03218121 A JP H03218121A
Authority
JP
Japan
Prior art keywords
converter
local
digital value
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012681A
Other languages
English (en)
Other versions
JP3011424B2 (ja
Inventor
Akira Yasuda
彰 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012681A priority Critical patent/JP3011424B2/ja
Priority to US07/645,391 priority patent/US5101205A/en
Publication of JPH03218121A publication Critical patent/JPH03218121A/ja
Application granted granted Critical
Publication of JP3011424B2 publication Critical patent/JP3011424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/38—Calibration
    • H03M3/386—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M3/388—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明はＡ／Ｄ変換器に係り、特にΔΣ変調器型Ａ／Ｄ
変換器やΔ変調器型Ａ／Ｄ変換器等の帰還型Ａ／Ｄ変換
器に関する。
（従来の技術） 帰還型Ａ／Ｄ変換器の一つきして、ΔΣ変調器型Ａ／Ｄ
変換器が知られている。第１４図は従来のΔΣ変調器型
Ａ／Ｄ変換器のブロック図であり、入力端子１０１に与
えられる入力信号と局部Ｄ／Ａ変換器５の出力信号であ
る帰還信号との差信号を加算器１０２により生成し、こ
の差信号を積分用のローバスフィルタ１０３を通して局
部Ａ／Ｄ変換器１０４に入力し、出力端子１０６にＡ／
Ｄ変換出力を得る構成となっている。
局部Ａ／Ｄ変換器１０４および局部Ｄ／Ａ変換器１０５
は、原理的には１ビットのものでよい。しかし、ローパ
スフィルタ３に用いられる積分器が３次以上の場合には
、ΔΣ変調器の動作は変換器１０４，１０５か１ビット
では不安定となるため、変換器１０４，１０５に２ビッ
ト以上のものが用いられる。変換器１０４，１０５に多
ビットのものを用いると、量子化誤差が小さくなり、積
分器内の信号振幅か小さくなるという利点もある。
このΔΣ変調器型Ａ／Ｄ変換器の離散時間系等価モデル
を示す第１５図を参照して、基本動作を説明する。局部
Ａ／Ｄ変換器１０４および局部Ｄ／Ａ変換器１０５は理
想的に動作しているものとする。入力端子１０１への入
力をＬｌ　（Ｚ）　　出力端子１０８への出力をｙ（Ｚ
）、局部Ａ／Ｄ変換器１０４て混入する量子化誤差をｅ
　（ｚ）　　ローパスフィルタ１０３の伝達関数をＨ　
（ｚ）とすると、出力ｙ　（ｚ）は次式で表わされる。
Ｈ（ｚ）＞０の場合には、 となり、Ｕ　（Ｚ）はそのまま出力ｙ　（ｚ）に現れ、
ローバスフィルタ１０３か積分器の場合には上式の１　
／　Ｈ　（ｚ）がハイパスフィルタ特性となるから、量
子化誤差ｅ　（Ｚ）によるノイズの低域成分は低減され
る。局部Ａ／Ｄ変換器１０４において入力信号をサンプ
リングする際に、ナイキスト周波数よりも高い周波数で
のサンプリング、すなわちオーバーサンプリングを行い
、必要な帯域以外の成分をＡ／Ｄ変換器の後段のディジ
タルフィルタ（図示せず）で阻止すれば、量子化誤差を
低減することかでき、所望のＳ／Ｎを得ることができる
。この原理については、文献：　Ｄｅｓｉｇｎ　Ｍｅｔ
ｈｏｄｏｌｏｇｙ　ｆｏｒΔＩ　Ｍ　　ＢＨＧＷＡＴＩ
　Ｐ．ＡＧＲＡＷＡＬ，ＫＩＳＨＡＮＳＨＥＮＯＩＩＥ
ＥＥ　ＴＲＮＳＡＣＴＩＯＮ　ｏｎ　Ｃｏｍｍｕｎｉｃ
ａｔｉｏｎ．ＶＯＬ．ＣＯＮ−３１．Ｎｏ．３，ＭＡＲ
ＣＩ，１９８３．　１１１）．３８０−３７（＋に詳し
く記述されている。
第１４図に示したようなΔΣ変調器型Ａ／Ｄ変換器では
、局部Ａ／Ｄ変換器１０４の出力信号をΔΣ変調器の出
力信号とし、これを局部Ｄ／Ａ変換器１０５でアナログ
信号に変換して、入力への帰還信号としている。このた
め局部Ｄ／Ａ変換器１０５の変換誤差があると、これが
出力に歪となって現れてしまうという問題かある。この
問題を避けるため、従来では局部Ｄ／Ａ変換器５として
最終的に必要とする精度以上のものを使用している。１
ビットのＤ／Ａ変換器を用いれば、この要求を容易に満
たすことができる。しかし、ローパスフィルタ１０３に
用いる積分器か３次以上の場合に動作を安定化する場合
や、量子化ノイズを低減させたい場合、あるいは積分器
内の信号振幅を小さくしたい場合には、２ビット以上の
多ビット構成で、最終的に必要とする精度以上の高精度
Ｄ／Ａ変換器を用いる必要がある。例えば４ビットのＤ
／Ａ変換器を用いる場合でも、最終的に必要な精度が１
６ビットの場合は、４ビットの量子化レベルか１６ビッ
ト以上の精度で得られる必要かある。このような多ビソ
ト構成でしかも高精度のＤ／Ａ変換器は実現が難しく、
できたとしても製作時に基準電圧発生用の抵抗のトリミ
ングなどの工程を必要とし、極めて高価である。
第１６図は従来のΔΣ変調器型Ｄ／Ａ変換器のブロック
図であり、入力端子２０１に与えられる入力信号は減算
器２０２およびディジタルローバスフィルタ２０３を通
して量子化器２０４に入力され、再量子化が行われる。
この量子化器２０４の出力は減算器２０２に減算入力と
して帰還されるとともに、局部Ｄ／Ａ変換器２０５に入
力され、アナログ値に変換された後、出力端子２０６よ
りＤ／Ａ変換出力として送出される構成となっている。
（発明が解決しようとする課題） 上述したように、従来のΔΣ変調器型Ａ／Ｄ変換器等の
帰還型Ａ／Ｄ変換器では、局部Ｄ／Ａ変換器として多ビ
ット構成でありながら最終的に必要とする精度以上のＤ
／Ａ変換器を用いることが要求される。このような変換
精度の高い多ビットＤ／Ａ変換器は、トリミングなどの
工程を必要とし、実現が困難であると共に高価であると
いう問題があった。
本発明はこのような問題を解決し、最終的に必要とする
Ａ／Ｄ変換精度以下の精度のＤ／Ａ変換器を局部Ｄ／Ａ
変換器に用いた場合においても所望の変換精度を実現で
きるＡ／Ｄ変換器を提供することを目的とする。
［発明の構成コ （課題を解決するための手段） 本発明は、局部Ｄ／Ａ変換器の変換誤差に起因するＡ／
Ｄ変換誤差は局部Ａ／Ｄ変換器の出力ディジタル値と、
局部Ｄ／Ａ変換器の出力アナログ値に対応するディジタ
ル値とが同一でないために生じるものであることに着目
し、局部Ｄ／Ａ変換器が変換誤差を有している場合にお
いては、局部Ａ／Ｄ変換器の出力ディジタル値と局部Ｄ
／Ａ変換器の出力アナログ値に対応するディジタル値と
の差を減少するように補正することを骨子とする。
すなわち、本発明は入力信号と帰還信号との差信号を生
成する減算手段と、この差信号またはこれを処理した信
号をディジタル値に変換して出力する局部Ａ／Ｄ変換器
と、この局部Ａ／Ｄ変換器の出力ディジタル値をアナロ
グ値に変換して前記帰還信号を生成する局部Ｄ／Ａ変換
器と、これら減算手段と局部Ａ／Ｄ変換器および局部Ｄ
／Ａ変換器により形成される帰還ループ中に挿入された
積分手段とを有するＡ／Ｄ変換器において、局部Ａ／Ｄ
変換器の出力ディジタル値または局部Ｄ／Ａ変換器の入
力ディジタル値を該ディジタル値が入力された時の局部
Ｄ／Ａ変換器の実際の出力アナログ値に対応するディジ
タル値に補正して出力する補正手段を備えたことを特徴
とする。
補正手段は例えば局部Ｄ／Ａ変換器の入力ディジタル値
と、局部Ｄ／Ａ変換器の出力アナログ値に正しく対応し
たディジタル値との＋Ｉ」互関係を咬正データとして記
憶したＲ　Ｏ　Ｍにより構成される。このＲ　Ｏ　Ｍの
各アドレスには、局部Ｄ／Ａ変換器の種々の出力アナロ
グ値に正しく対応したディジタル値が記億されており、
局部Ａ／Ｄ変換器の出力ディジタル値をアドレス入力と
して、そのアトレスの内容が読出される。
また、他の態様としてＲ　Ｏ　Ｍに局部Ａ／Ｄ変換器の
出力ディジタル値が入力された時の局部Ｄ／Ａ変換器の
実際の出力アナログ値に対応するディジタル値の誤差分
のディジタル値を予め記憶しておき、このＲ　Ｏ　Ｍか
ら局部Ａ／Ｄ変換器の出力ディンタル値により指定され
るアドレスに記憶されている誤差分のディジタル値を読
出し、これを局部Ａ／Ｄ変換器の出力ディジタル値と加
算してＡ／Ｄ変換出力を得てもよい。
さらに、他の態様として局部Ａ／Ｄ変換器の出力ディジ
タル値と該ディジタル値が入力された時の前記局部Ｄ／
Ａ変換器の実際の出力アナログ値に対応するディジタル
値との誤差を測定する手段と、この誤差の情報に基づい
て局部Ａ／Ｄ変換器の出力ディジタル値を該ディジタル
値が入力された時の局部Ｄ／Ａ変換器の実際の出力アナ
ログ値に対応するディジタル値に補正して出力する補正
手段とを備えることにより、自己校正型の構成としても
よい。この場合の補正手段はＲＯＭに代えてＲＡＭが用
いられ、誤差が零となるようにその内容が随時書き込ま
れる。
（作　用） 本発明によるＡ／Ｄ変換器の出力ディジタル値は、局部
Ａ／Ｄ変換器の出力ディジタル値を実際に局部Ｄ／Ａ変
換器に入力した場合の局部Ａ／Ｄ変換器の出力アナログ
値に対応するディジタル値に補正したものであるため、
局部Ｄ／Ａ変換器の変換誤差に起因するＡ／Ｄ変換誤差
が補正された・ものとなる。従って、この補正精度を十
分に高くすることにより、Ａ／Ｄ変換精度は局部Ｄ／Ａ
変換器の精度より高くなる。
この場合、局部Ｄ／Ａ変換器の変換誤差に対する許容度
か増すので、多ビットＤ／Ａ変換器を用いる場合ても、
製造時のトリミングを行う必要かなくなる。
（実施例） 以下、図面を洛！『αして本発明の実施例を説明する。
第１図は本発明の第１の実施例に係るΔΣ変調器型Ａ／
Ｄ変換器のブロソク図である。同図において、入力端子
１に与えられるアナログの入力信号は減算器２の加算入
力端に供給される。
減算器２の出力信号は、積分用のローバスフィルタ３を
介して局部Ａ／Ｄ変換器４に入力される。局部Ａ　／’
　Ｄ変換器４の出力信号は、局部Ｄ／Ａ変換器５により
アナログ信号に変換され、減算器２の減算入力端に帰還
信号として供給される。減算器２、ローパスフィルタ３
、局部Ａ／Ｄ変換器４および局部Ｄ／Ａ変換器５により
ΔΣ変調器か構成されている。
局部Ａ／Ｄ変換器４の出力信号は、ＲＯＭ（リードオン
リーメモリ）６にアドレス入力として与えられる。Ｒ　
Ｏ　Ｍ　６は局部Ａ／Ｄ変換器４の出力ディジタル値（
Ｐとする）を該ディジタル値が入力された時の局部Ｄ／
Ａ変換器５の実際の出力アナログ値に対応するディジタ
ル値（Ｑとする）に補正して出力するためのものであり
、種々のディジタル値Ｐにそれぞれ対応する予め測定さ
れたディジタルｌｉｆ！Ｑを、ディジタル値Ｐで指定さ
れるアドレスにそれぞれ記憶している。ディジタル値Ｑ
の精度は、目的とするＡ／Ｄ変換精度以上であることが
望ましい。
Ｒ　Ｏ　Ｎｉ　６からは局部Ａ／Ｄ変換器４から出力さ
れるディジタル値Ｐ、により指定されるアドレスに記憶
されているディジタル値Ｑが読出され、ディジタルフィ
ルタ７に入力される。ディジタルフィルタ７はＲＯＭ６
の出力から局＠Ａ／Ｄ変換器４でのオーバーサンプリン
グにより生じた不要成分を除去し、出力端子８に最終的
なＡ／Ｄ変換出力を送出する。
このように構成されたＡ／Ｄ変換器では、局部Ｄ／Ａ変
換器５の変換誤差により局部Ａ／Ｄ変換器４の出力ディ
ジタル値に生じる誤差がＲＯＭ６で除去され、出力端子
８より極めて高精度のＡ／Ｄ変換出力が得られる。
第２図は第２の実施例に係るΔΣ変調器型Ａ／Ｄ変換器
のブロック図であり、第１の実施例における減算器２お
よびローバスフィルタ３の部分か減算器９ａ，９ｂと積
分器１０ａ，１０ｂ１乗算器１１ａ，ｌｌｂに置き換え
られ、これらと局部Ａ／Ｄ変換器４および局部Ｄ／Ａ変
換器５とで２次のΔΣ変調器が構成されている点が第１
の実施例と異なる。この実施例においても、局部Ａ／Ｄ
変換器４の出力信号はＲ　Ｏ　Ｍ　６で補正された後、
ディジタルフィルタ７を介して出力端子８に送出される
。
第３図は第３の実施例に係るΔΣ変調器型Ａ／Ｄ変換器
のブロック図であり、局部Ａ／Ｄ変換器４の出力信号は
ＲＯＭ１２とディジタルフィルタ１３に入力される。Ｒ
ＯＭ１２の出力信号はディジタルフィルタ１４に入力さ
れる。
ディジタルフィルタ１３．１４の出力信号は加算器１５
て加算され、Ａ／Ｄ変換出力として出力端子８に送出さ
れる。
ＲＯＭ１２は局部Ａ／Ｄ変換器４の出力ディジタル値ａ
が入力された時の局部Ｄ／Ａ変換器５の実際の出力アナ
ログ値に対応するディジタル値ｂの誤差分のディジタル
値ａ−ｂを予め記憶している。そして、Ｒ　Ｏ　Ｍ　１
　２からは局部Ａ／Ｄ変換器４から出力されるディジタ
ル値ａにより指定されるアドレスに記憶されているディ
ジタル値ａ−ｂが読出され、ディジタルフィルタ１４に
入力される。ディジタルフィルタ１４はＲＯＮ１１２の
出力から局部Ａ／Ｄ変換器４でのオーバーサンプリング
により生じた不要成分を除去する。また、ディジタルフ
ィルタ１３は局部Ａ／Ｄ変換器４の出力から向様にオー
バーサンプリングにより生じた不要成分を除去する。こ
れらディジタルフィルタ１３．１４の出力信号を加算器
１５で加算することにより、局部Ｄ／Ａ変換器５の変換
誤差により局部Ａ／Ｄ変換器５の出力ディジタル値に生
じる誤差が除去され、出力端子８より極めて高精度のＡ
／Ｄ変換出力を得ることができる。
このように第３の実施例によれば、局部Ａ／Ｄ変換器４
の出力信号と局部Ｄ／Ａ変換器５の変換誤差に起因する
誤差分とを別々のディジタルフィルタ１３．１４に入力
した後、加算器１５で合成してｉｉｋ終的なＡ／Ｄ変換
出力を得ることにより、ディジタルフィルタ１３．１４
のそれそれの入力信号のビット数が第１および第２の実
施例におけるディジタルフィルタ７のそれより少なくて
済むようになる。従って、ディジタルフィルタ１３．１
４の回路規模がディジタルフィルタ７より小さくなるの
で、より少ないチップ面積でＡ／Ｄ変換器を構成するこ
とができる。
第４図は第４の実施例に係るΔΣ変調器型Ａ／Ｄ変換器
のブロソク図であり、第３の実施例におけるΔΣ変調器
の部分を第２の実施例と同様に２次のΔΣ型変調器に置
き換えたものである。
第５図は第５の実施例に係る自己校正型としたΔΣ変調
器型Ａ／Ｄ変換器のブロック図であり、局部Ａ／Ｄ変換
器４の出力信号はＲ　Ａ　Ｍ（ランダムアクセスメモリ
）１６に入力される。ＲＡＭ１６は第１、第２の実施例
におけるＲ　Ｏ　Ｍ　６と同様に、局部Ａ／Ｄ変換器４
の出力ディジタル値Ｐを該ディジタル値が入力された時
の局部Ｄ／Ａ変換器５の実際の出力アナログ値に対応す
るディジタル値Ｑに補正して出力するためのものであり
、ディジタル値Ｐに対応するディジタル値Ｑが演算回路
１７によって書込まれる。Ｒ　Ａ　Ｍ　１　６からは局
部Ａ／Ｄ変換器４の出力ディジタル値Ｐにより指定され
るアドレスに記憶されているディジタル値Ｑが読出され
、ディジタルフィルタフに入力される。ディジタルフィ
ルタ７はＲ　Ａ　Ｍ　１　６の出力から局部Ａ／Ｄ変換
器４でのオーバーサンプリングにより生じた不要成分を
除去し、出力端子８に最終的なＡ／Ｄ変換出力を送出す
る。
演算回路１７は局部Ｄ／Ａ変換器５の変換誤差を随時測
定し、その変換誤差に基づいてＲ　Ａ　Ｍ　１　６にデ
ィジタル値ｂを書込む。Ｒ　Ａ　Ｍ１６からは局部Ａ／
Ｄ変換器４の出力ディジタル値Ｐにより指定されるアド
レスに記憶されているディジタル値Ｑが読出され、ディ
ジタルフィルタフに入力される。ディジタルフィルタ７
はＲ　Ｏ　Ｍ　１　８の出力から局部Ａ／Ｄ変換器４で
のオーバーサンプリングにより生じた不要成分を除去し
、出力端子８に最終的なＡ／Ｄ変換出力を送出する。Ｒ
　Ａ　Ｍ　１　６にはＲ　Ｏ　Ｍ　１　８から初期値と
して局部Ｄ／Ａ変換器５の理想出力に対応した値を書き
込み、変換動作開始直後の変換誤差発生を少なくする。
この実施例によれば、Ｒ　Ａ　Ｍ　１　６の内容が自己
捕正されることにより、ＲＯＭ６を用いた場合のように
ＲＯ〜ｌに予めディジタル値Ｑを書込む手間を必要とす
ることなく、高い変換精度か得られる。
第６図は第５の実施例の考えをより具体化した第６の実
施例に係るΔΣ変調器型Ａ／Ｄ変換器のブロック図であ
る。減算器９ａ〜９ｃ、積分器１０ａ〜１０Ｃ、乗算器
１１ａ〜１ｌｃ１局部Ａ／Ｄ変換器４および局部Ｄ／Ａ
変換器５で３次のΔΣ変調器が構成されている。局部Ａ
／Ｄ変換器４および局部Ｄ／Ａ変換器５で用いられる基
準電圧発生回路２１から発生される複数の基準電圧がデ
ィジタル値発生回路２２からのディジタル値に従って切
替回路２３によって切替えられ、これがΔΣ変調器型Ａ
／Ｄ変換器２４によりディジタル値に変換されることに
よって、ＲＡＭ１６に書込むべきディジタル値が生成さ
れる。ΔΣ変調器型Ａ／Ｄ変換器２４から出力されるデ
ィジタル値をＲ　Ａ　Ｍ　１　６に書込む時、Ｒ　Ａ　
Ｍ　１　６のアドレス入力はスイッチ２５により局部Ａ
／Ｄ変換器４の出力からディジタル値発生回路２２の出
力に切替えられる。
このＲ　Ａ　Ｍ　１　６への書込み動作は、随時行われ
る。
局部Ｄ／Ａ変換器５の変換誤差は基準電圧発生回路２１
から発生される基準電圧の誤差に起因するものであるた
め、切替回路２３から出力されるアナログ電圧は局部Ｄ
／Ａ変換器５の変換誤差の情報を含んでいる。従って、
これをΔΣ変調器型Ａ　／　Ｄ　’ｋ換器２４を通すこ
とによって、局部Ａ／Ｄ変換器４の出力ディジタル値が
入力された場合の局部Ｄ／Ａ変換器５の実際の出力アナ
ログ値に対応したディジタル値がＲＡ〜１１６に書込ま
れることになる。
また、この実施例では局部Ａ／Ｄ変換器４と局部Ｄ’／
Ａ変換器５とて基準電圧発生回路２１を」（通に用いて
いるため、これら局部Ａ／Ｄ変換器４の人カアナログ電
圧値と局部Ｄ／Ａ変換器５の出力アナログ電圧値とは完
全に一致する。
従って、局部Ａ／Ｄ変換器４および局部Ｄ／Ａ変換器５
での琶子化雑音の増加を防ぎ、Ｓ／Ｎの劣化を最小限に
てきる。
第７図は第６の実施例をさらに具体的に示す第７の実廁
例に係るΔΣ変調器型Ａ／Ｄ変換器のブロック図である
。２つの基準電源Ｖ　ｒｅｆｌとＶ　ｒｃｒ２との間に
直列に接続された抵抗器群３１は第６図の基！ｆｌ電圧
発生回路２１を構成し、これらの抵抗器群３１により得
られた複数の基準電圧と、減算器９ａ〜９ｃ、積分器１
０ａ〜１０Ｃ％乗算器１１ａ〜１１ｃを経た入力信号電
圧とを比較する複数のフンパレータ３２と、コンパレー
タ３２の出力側に設けられた複数のアンドゲート３３お
よびエンコーダ３４は、抵抗器群３ｌと共に第６図の局
部Ａ／Ｄ変換器４を構成する。
また、抵抗器群３１の各ノードと乗算器１１ａ〜１１Ｃ
の共通入力線との間に接続された切替回路３５は、アン
ドゲート３３の出力に従って切替えられることにより、
局部Ａ／Ｄ変換器４の出力ディジタル値に対応したアナ
ログ電圧値を発生する。すなわち、切替回路３５は抵抗
器群３１と共に第６図の局部Ｄ／Ａ変換器５を構成して
いる。
減算器３６、積分器３７およびコンバレータ３８は第６
図のΔΣ変調器型Ａ／Ｄ変換器２４を構成する。このＡ
／Ｄ変換器２４は１ビットＡ／Ｄ変換器であり、例えば
その出力のパルス幅やパルス密度が切替回路２３を介し
て入力されるアナログ電圧の直流分に応じて変化する。
このΔΣ変調器型Ａ／Ｄ変換器２４の出力ディジタル値
がディジタルローバスフィルタを構成するカウンタ３９
により加算平均され、ＲＡＭ１６のディジタル値発生回
路２２の出力ディジタル値で指定されたアドレスに書込
まれる。
第８図は本発明をΔ変調器型Ａ／Ｄ変換器に適用した第
８の実施例を示すブロック図であり、アナログ積分器４
１が局部Ｄ／Ａ変換器５の出力端と減算器２の減算入力
端との間に挿入され、Ｒ　Ｏ　Ｍ　６とディジタルフィ
ルタ７との間にディジタル積分器４２か挿入されている
。ＲＯＭ６は第１、第２の実施例と同様である。
第９図は第９の実施例に係るΔ変調器型Ａ／Ｄ変換器の
ブロック図であり、局部Ａ／Ｄ変換器４の出力端と局部
Ｄ／Ａ変換器５の入力端との間にディジタル積分器４３
か挿入されている点が第８図と異なる。第８図のディジ
タル積分器４２の機能は、ディジタル積分器４３に兼ね
させることができる。
第１０図は第１０の実施例に係るΔ変調器型Ａ／Ｄ変換
器のブロック図であり、第８の実施例におけるＲ　Ｏ　
Ｍ　６の代わりに、第５の実施例と同様にＲＡＭ１６を
用い、また第５の実施例と同様に演算回路１７によって
ＲＡＭ１６に書き込みを行うように構成されている。Ｒ
　Ｏ　Ｍ１８はＲ　Ａ　Ｍ　１　６に初期値を書込むた
めのものである。
第１１図は第１０の実施例の考えをより具体化した第１
１の実施例に係るΔ変調器型Ａ／Ｄ変換器のブロック図
であり、第１０図のアナログ積分器４１に相当する２段
のアナログ積分器５１ａ，５１ａと第１０図のディジタ
ル積分器４２に相当する２段のディジタル積分器５２ａ
，５２ｂ以外は第７図と同様であるので、第７図と同一
部分に同一符号を付して詳細な説明は省略する。
第１２図は本発明の第１２の実施例に係るＡ／Ｄ変換器
のブロック図であり、第１図における減算器２と局部Ａ
／Ｄ変換器４との間に挿入したローパスフィルタ３とは
別に、届部Ｄ／Ａ変換２＝５と減算器２との間にもロー
バスフィルタ２０を挿入している。このローバスフィル
タ２０は、アナログ積分器を用いて構成される。この構
成は予劃一ノイズシェービング型Ａ／Ｄ変換器となる。
この実施例においても、局部Ａ／Ｄ変換器４の出力はＲ
　Ｏ　Ｍ　６によって局部Ｄ／Ａ変換器５の実際の出力
値に対応した値に補正された後、ディジタルフィルタ７
を通して出力端子８に送出される。
第１３図は本発明をΔΣ変調器型Ｄ／Ａ変換器に適用し
た第１３の実施例を示すブロック図であり、入力端子６
１に与えられるディジタル入力信号は減算器６２の減算
入力端に供給され、減算器６２の出力信号は積分用のデ
ィジタルローバスフィルタ６３に入力される。ディジタ
ルローバスフィルタ６３の出力は量子化器６４に入力さ
れ、局部Ｄ／Ａ変換器６５の入力ビット数に合わせて再
量子化か行われる。この量子化器６４の出力は局部Ｄ／
Ａ変換器６５に入力される共に、Ｒ　Ｏ　Ｍ　６　６を
介して減算器６２の減算入力端に帰還される。局部Ｄ／
Ａ変換器６５の出力は、出力端子６７にＤ／Ａ変換出力
として送出される。
ＲＯＭ６６は量子化器６４の出力ディジタル値（Ｒとす
る）を該ディジタル値Ｃか入力された時の局部Ｄ／Ａ変
換器６５の実際の出力アナログ値に対応するディジタル
値（Ｓとする）に補正して出力するためのものであり、
ディジタル値Ｒに正確に対応したディジタル値ｄを予め
記憶している。ディジタル値Ｓの精度は、目的とするＤ
／Ａ変換精度以上であることか望ましい。
Ｒ　Ｏ　Ｍ　６　６からは量子化器６４の出力ディジタ
ル値Ｒにより指定されるアドレスに記憶されているディ
ジタル値Ｓが読出され、減算器６２に帰還される。これ
により局部Ｄ／Ａ変換器６５の変換誤差を見込んだ分た
け局部Ｄ／Ａ変換器６５の入力ディジタル値が補正され
るため出力端子６７より極めて高精度のＤ／Ａ変換出力
が得られる。
なお、本発明は上記実施例に限定されるものでなく、あ
らゆる次数、形式の帰還型Ａ／Ｄ変換器に適用すること
かできる。また、用いる局部Ａ／Ｄ変換器および局部Ｄ
／Ａ変換器も実施例に示したものに限られず、局部Ａ／
Ｄ変換器については逐次比較型、積分型、並列比較型、
直並列比較型、ΔΣ変調器型なとのいずれのＡ／Ｄ変換
器を用いてもよく、局部Ｄ／Ａ変換器については重み付
き電流型、電流加算型、Ｒ−２Ｒ抵抗ラダー型、ΔΣ変
調器型などのいずれのものを用いてもよい。
［発明の効果］ 本発明によれば、局部Ｄ／Ａ変換器の変換誤差の影響を
Ａ／Ｄ変換出力において除去することかでき、極めて高
精度のＡ／Ｄ変換が可能となる。
従って、局部Ｄ／Ａ変換器として動作の安定化、量子化
ノイズの低減や積分器内の信号振幅の低減に有利な多ビ
ットのＤ／Ａ変換器を用いる場合においても、Ｄ／Ａ変
換器自体の精度を高めるために製造時にトリミングなど
を行う必要がなくなり、価格の低減を図ることかできる
。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係るΔΣ変調器型Ａ／
Ｄ変換器を示すブロック図、第２図は本発明の第２の実
施例に係る２次のΔΣ変調器型Ａ／Ｄ変換器を示すブロ
ック図、第３図は本発明の第２の実施例に係るΔΣ変調
器型Ａ／Ｄ変換器を示すブロック図、第４図は本発明の
第４の実施例に係る２次のΔΣ変調器型Ａ／Ｄ変換器を
示すブロック図、第５図は本発明の第５の実施例に係る
自己校正型のΔΣ変調器型Ａ／Ｄ変換器を示すブロック
図、第６図は第５の実施例を３次のΣ変調器型Ａ／Ｄ変
換器に適用した第６の実施例を示すブロック図、第７図
は第６の実施例をより具体化した第７の実施例を示すブ
ロック図、第８図は本発明の第８の実施例に係るΔ変調
器型Ａ／Ｄ変換器を示すブロック図、第９図は本発明の
第９の実施例に係るΔ変，７！Ｊ器型Ａ／Ｄ変換器を示
すブロック図、第ｌＯ図は本発明の第１０の実施例に係
る自己校正型のΔ変１週器型Ａ／Ｄ変換器を示すブロッ
ク図、第１１図は第１０の実施例を具体化した第１１の
実施例を示すブロック図、第１２図は本発明の第１２の
実施例に係る予測一ノイズシェービング型Ａ／Ｄ変換器
を示すブロック図、第１３図は本発明をΔΣ変調器型Ｄ
／Ａ変換器に適用した実施例を示すブロソク図、第１４
図は従来のΔΣ変調器型Ａ／Ｄ変換器を示すブロック図
、第１５図は第１４図のＡ／Ｄ変換器の離散時間系等価
モデルを示す図、第１６図は従来のΔΣ変調器型Ｄ　／
’　Ａ変換器を示すブロソク図である。 ］・・入力端子、２・・減見器、３・・ローバスフィル
タ（積分手段）、４・・局部Ａ／Ｄ変換器、５・局部Ｄ
／Ａ変換器、６・・ＲＯＭ＜補正手段）　７・・・ディ
ジタルフィルタ、８・・・出力端子、９ａ，９ｂ．９Ｃ
−Ｍ算器、１０ａ，１０ｂ，１０ｃ−・・積分器、ｌｌ
ａ，ｌｌｂ，１１ｃ・・・乗算器、１２・・・Ｒ．ＯＭ
（補正手段）、１３．１４・・・ディジタルフィルタ、
１５・・・加算器、１６・・・ＲＡＭ（補正手段）　１
７・・・演算回路、１８・・・ＲＯＭ，２０・・・ロー
バスフィルタ（積分手段）　２１・・・基準電圧発生回
路、２２・・・ディジタル値発生回路、２３・・・切替
回路、２４・・・ΔΣ変調器型Ａ／Ｄ変換器、２５・・
・スイッチ、３１・・・基準電圧発生用抵抗、３２・・
・アンドゲート、３３・・・コンバレー夕、３４・・・
エンコーダ、３５・・・切替回路、３６・・・減算器、
３７・・・積分器、３８・・・コンパレータ、３９・・
・カウンタ、４１・・・アナログ積分器、４２・・・デ
ィジタル積分器、４３・・・ディジタル積分器、５１ａ
．５１ｂ，５２ａ，５２ｂ−・・積分器、６１・・入力
端子、６２・・・減算器、６３・・・ディジタルローバ
スフィルタ、６４・・・量子化器、６５・・・Ｄ／Ａ変
換器、６６・・・ＲＯＭ（補正手段） ６ ７・・・出力端子。

Claims (3)

    【特許請求の範囲】
  1. （１）入力信号と帰還信号との差信号を生成する減算手
    段と、 前記差信号またはこれを処理した信号をディジタル値に
    変換して出力する局部Ａ／Ｄ変換器と、 この局部Ａ／Ｄ変換器の出力ディジタル値またはこれを
    処理したディジタル値をアナログ値に変換して前記帰還
    信号を生成する局部Ｄ／Ａ変換器と、 前記減算手段と局部Ａ／Ｄ変換器および局部Ｄ／Ａ変換
    器により形成される帰還ループ中に挿入された積分手段
    と、 前記局部Ａ／Ｄ変換器の出力ディジタル値または前記局
    部Ｄ／Ａ変換器の入力ディジタル値を該ディジタル値が
    入力された時の前記局部Ｄ／Ａ変換器の実際の出力アナ
    ログ値に対応するディジタル値に補正して出力する補正
    手段とを具備することを特徴とするＡ／Ｄ変換器。
  2. （２）入力信号と帰還信号との差信号を生成する減算手
    段と、 前記差信号またはこれを処理した信号をディジタル値に
    変換して出力する局部Ａ／Ｄ変換器と、 この局部Ａ／Ｄ変換器の出力ディジタル値またはこれを
    処理したディジタル値をアナログ値に変換して前記帰還
    信号を生成する局部Ｄ／Ａ変換器と、 前記減算手段と局部Ａ／Ｄ変換器および局部Ｄ／Ａ変換
    器により形成される帰還ループ中に挿入された積分手段
    と、 前記局部Ａ／Ｄ変換器の出力ディジタル値または前記局
    部Ｄ／Ａ変換器の入力ディジタル値と該ディジタル値が
    入力された時の前記局部Ｄ／Ａ変換器の実際の出力アナ
    ログ値に対応するディジタル値との誤差を測定する手段
    と、前記誤差の情報に基づいて前記局部Ａ／Ｄ変換器の
    出力ディジタル値を該ディジタル値が入力された時の前
    記局部Ｄ／Ａ変換器の実際の出力アナログ値に対応する
    ディジタル値に補正して出力する補正手段と を具備することを特徴とするＡ／Ｄ変換器。
  3. （３）入力信号と帰還信号との差信号を生成する手段と
    、 前記差信号またはこれを処理した信号と複数の基準電圧
    とを比較し、その比較結果を用いて前記差信号をディジ
    タル値に変換して出力する局部Ａ／Ｄ変換器と、 この局部Ａ／Ｄ変換器の出力ディジタル値を前記局部Ａ
    ／Ｄ変換器で用いた基準電圧と共通の基準電圧を用いて
    アナログ値に変換することにより前記帰還信号を生成す
    る局部Ｄ／Ａ変換器と、 前記減算手段と局部Ａ／Ｄ変換器および局部Ｄ／Ａ変換
    器により形成される帰還ループ中に挿入された積分手段
    と を具備することを特徴とするＡ／Ｄ変換器。
JP2012681A 1990-01-24 1990-01-24 Ａ／ｄ変換器 Expired - Fee Related JP3011424B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012681A JP3011424B2 (ja) 1990-01-24 1990-01-24 Ａ／ｄ変換器
US07/645,391 US5101205A (en) 1990-01-24 1991-01-24 A/D converter including error correction for a local D/A converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012681A JP3011424B2 (ja) 1990-01-24 1990-01-24 Ａ／ｄ変換器

Publications (2)

Publication Number Publication Date
JPH03218121A true JPH03218121A (ja) 1991-09-25
JP3011424B2 JP3011424B2 (ja) 2000-02-21

Family

ID=11812124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012681A Expired - Fee Related JP3011424B2 (ja) 1990-01-24 1990-01-24 Ａ／ｄ変換器

Country Status (2)

Country Link
US (1) US5101205A (ja)
JP (1) JP3011424B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229723A (ja) * 1990-04-26 1992-08-19 Hughes Aircraft Co 高次シグマ・デルタアナログ／デジタル変換器
JPH04302223A (ja) * 1990-12-03 1992-10-26 General Electric Co <Ge> 回路装置
WO2003030373A1 (fr) * 2001-09-28 2003-04-10 Sony Corporation Appareil de modulation delta-sigma et appareil d'amplification de signaux
JP2004510383A (ja) * 2000-09-29 2004-04-02 テラダイン・インコーポレーテッド シグマ−デルタ・ループおよびフィードバックｄａｃモデルを用いたディジタル−アナログ変換器
WO2006038637A1 (ja) * 2004-10-05 2006-04-13 Rohm Co., Ltd. Ｄａｃとｓｃｆを有する電子回路及び半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181032A (en) * 1991-09-09 1993-01-19 General Electric Company High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback
DE69220558T2 (de) * 1991-12-18 1997-11-13 Texas Instruments Inc System zur Dynamikerhöhung eines Empfängers
US5187482A (en) * 1992-03-02 1993-02-16 General Electric Company Delta sigma analog-to-digital converter with increased dynamic range
JPH05304475A (ja) * 1992-04-10 1993-11-16 Nec Corp ノイズシェイパ
DE4219841A1 (de) * 1992-06-17 1993-12-23 Blaupunkt Werke Gmbh Verfahren zur Analog-Digital-Wandlung
JP3310114B2 (ja) * 1994-09-14 2002-07-29 株式会社東芝 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機
US6020838A (en) * 1996-12-23 2000-02-01 National Instruments Corporation System and method for generating a sigma-delta correction circuit using matrix calculation of linearity error correction coefficients
US6049298A (en) * 1996-12-23 2000-04-11 National Instruments Corp. System and method for generating a linearity error correction device for an analog to digital converter
US5781138A (en) * 1996-12-23 1998-07-14 National Instruments Corporation System and method for generating a sigma-delta correction circuit
US6016112A (en) * 1996-12-23 2000-01-18 National Instruments Corporation System and method for reducing errors in an analog to digital converter
US5781137A (en) * 1996-12-23 1998-07-14 National Instruments Corporation System and method for reducing errors in a delta-sigma converter
JPH1127151A (ja) * 1997-07-02 1999-01-29 Sony Corp シグマデルタ変調器
US5955979A (en) * 1997-09-15 1999-09-21 National Instruments Corporation System and method for compensating for glitch errors in a D/A converter
JP3043678B2 (ja) * 1997-09-22 2000-05-22 九州日本電気株式会社 Ａ／ｄ変換回路
DE19846461B4 (de) * 1997-10-08 2006-05-11 Hitachi, Ltd. Sensoreinstellschaltung
US6445317B2 (en) 1998-11-20 2002-09-03 Telefonaktiebolaget L M Ericsson (Publ) Adaptively calibrating analog-to-digital conversion
US6127955A (en) * 1998-11-20 2000-10-03 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for calibrating analog-to-digital conversion
US6690311B2 (en) 1998-11-20 2004-02-10 Telefonaktiebolaget Lm Ericsson (Publ) Adaptively calibrating analog-to-digital conversion with correction table indexing
US6380874B1 (en) 1999-07-12 2002-04-30 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital converter using dynamic element matching
US6583741B1 (en) 1999-07-12 2003-06-24 National Instruments Corporation System and method for self-calibrating a multi-bit delta-sigma analog to digital (A/D) converter during operation of the A/D converter
JP2001237706A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd Δς型ａｄ変換器
MXPA02008400A (es) * 2000-02-29 2003-01-28 Gen Instrument Corp Aplicacion de esquema de procesamiento digital para funcionamiento mejorado de red de television por cable.
DE60102213T2 (de) 2000-12-29 2005-03-10 Stmicroelectronics S.R.L., Agrate Brianza Proportionale integrale Digitalsteuerschaltung
EP1223483B1 (en) * 2000-12-29 2004-03-03 STMicroelectronics S.r.l. A digital control circuit of the proportional integral type
US7894536B2 (en) * 2003-04-15 2011-02-22 Texas Instruments Incorporated Calibration model to mitigate data conversion errors
WO2006025232A1 (ja) * 2004-09-02 2006-03-09 Sony Corporation 撮像装置及び撮像結果の出力方法
TWI321911B (en) * 2006-09-06 2010-03-11 Princeton Technology Corp Sigma-delta circuit and related method with time sharing architecture
CN101222228B (zh) * 2007-12-19 2010-04-14 无锡辐导微电子有限公司 一种用于宽带通信的模拟数字a/d转换电路结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039924A (ja) * 1983-08-15 1985-03-02 Nippon Telegr & Teleph Corp <Ntt> アナログ・ディジタル変換器
JPS6486620A (en) * 1987-09-29 1989-03-31 Nec Corp Oversample a/d converter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017849A (en) * 1975-08-28 1977-04-12 Bell Telephone Laboratories, Incorporated Apparatus for analog to digital conversion
US4706261A (en) * 1982-08-13 1987-11-10 Hazeltine Corporation Differential phase modulation
FR2533382B1 (fr) * 1982-09-21 1988-01-22 Senn Patrice Codeur de type delta-sigma, a double integration et applications de ce codeur a une voie de transmission de type mic et a la mesure de tensions continues
DE3306334A1 (de) * 1983-02-23 1984-08-23 Siemens AG, 1000 Berlin und 8000 München Quantisierer fuer dpcm-codierer
JPH077650B2 (ja) * 1985-09-30 1995-01-30 株式会社日立製作所 酸素ガス導入装置
US4937577A (en) * 1986-02-14 1990-06-26 Microchip Technology Inc. Integrated analog-to-digital converter
NL8600815A (nl) * 1986-03-28 1987-10-16 At & T & Philips Telecomm Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting.
CA1334871C (en) * 1987-02-26 1995-03-21 Norio Suzuki Device for quantizing an input signal adaptively so that a local decoded signal never exceeds a dynamic range of the input signal
JPH01112822A (ja) * 1987-10-26 1989-05-01 Nippon Telegr & Teleph Corp <Ntt> ノイズシェーピング形ｄ／ａ変換器
US4995059A (en) * 1988-01-14 1991-02-19 Canon Kabushiki Kaisha Predictive coding device
US4862169A (en) * 1988-03-25 1989-08-29 Motorola, Inc. Oversampled A/D converter using filtered, cascaded noise shaping modulators
JPH01290316A (ja) * 1988-05-18 1989-11-22 New Japan Radio Co Ltd Ｄ／ａ変換装置
US4977403A (en) * 1988-07-29 1990-12-11 Hughes Aircraft Company Digital correction circuit for data converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6039924A (ja) * 1983-08-15 1985-03-02 Nippon Telegr & Teleph Corp <Ntt> アナログ・ディジタル変換器
JPS6486620A (en) * 1987-09-29 1989-03-31 Nec Corp Oversample a/d converter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229723A (ja) * 1990-04-26 1992-08-19 Hughes Aircraft Co 高次シグマ・デルタアナログ／デジタル変換器
JPH04302223A (ja) * 1990-12-03 1992-10-26 General Electric Co <Ge> 回路装置
JP2004510383A (ja) * 2000-09-29 2004-04-02 テラダイン・インコーポレーテッド シグマ−デルタ・ループおよびフィードバックｄａｃモデルを用いたディジタル−アナログ変換器
WO2003030373A1 (fr) * 2001-09-28 2003-04-10 Sony Corporation Appareil de modulation delta-sigma et appareil d'amplification de signaux
EP1435695A1 (en) * 2001-09-28 2004-07-07 Sony Corporation DELTA&minus;SIGMA MODULATION APPARATUS AND SIGNAL AMPLIFICATION APPARATUS
EP1435695A4 (en) * 2001-09-28 2005-04-06 Sony Corp DELTA-SIGMA MODULATION DEVICE AND SIGNAL AMPLIFICATION DEVICE
WO2006038637A1 (ja) * 2004-10-05 2006-04-13 Rohm Co., Ltd. Ｄａｃとｓｃｆを有する電子回路及び半導体装置

Also Published As

Publication number Publication date
JP3011424B2 (ja) 2000-02-21
US5101205A (en) 1992-03-31

Similar Documents

Publication Publication Date Title
JPH03218121A (ja) Ａ／ｄ変換器
US5103229A (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US5084702A (en) Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers
US5061928A (en) System and method of scaling error signals of caseload second order modulators
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
US5248970A (en) Offset calibration of a dac using a calibrated adc
US7423567B2 (en) Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US6369744B1 (en) Digitally self-calibrating circuit and method for pipeline ADC
EP1081863B1 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
US4896155A (en) Method and apparatus for self-calibration of subranging A/D converter
JPH0793581B2 (ja) シグマデルタアナログ／デジタル変換器
US5162799A (en) A/d (analog-to-digital) converter
JPH11274927A (ja) パイプライン接続ａ／ｄ変換器のためのデジタル自己較正方式
US7095350B2 (en) DA converter circuit provided with DA converter of segment switched capacitor type
EP0381715A1 (en) DIGITAL CORRECTION CIRCUIT AND METHOD FOR DATA CONVERTERS.
KR20010003899A (ko) 혼합모드 적분기를 이용한 시그마-델타 아날로그-디지털 변환기
JP3371681B2 (ja) 信号処理装置
US5936561A (en) Apparatus and methods for digitally compensated multi-bit sigma-delta analog-to-digital conversion
JP2683705B2 (ja) ディジタル／アナログ変換装置
JP2002368620A (ja) ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ
JPH037415A (ja) ノイズシェーピング型再量子化回路
JPH04302223A (ja) 回路装置
JP3230227B2 (ja) Ａ／ｄコンバータ
JP2874218B2 (ja) Ａ−ｄコンバータ
JPH0666139U (ja) マルチビットσδａ／ｄ変換器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees