JPH03208394A - Ｐｇａパッケージ素子の実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【概要Ｉ ＰＧＡパッケージ素子の実装方法に関し、基板のパター
ンの微細化を極力抑えることのできるＰＧＡパッケージ
素子の実装方法を提供することを目的とし、 基板上の素子接続パッドに立設した仲介ピンを介してＰ
ＧＡパッケージ素子を実装し、該基板の改造時には、改
造対象Ｉ／Ｏピンに対応する仲介ピンを、上面に前記素
子のＩ１０ピンが対応するピンパッドと、改造ワイヤ接
続用の改造パッドとを備えた非導電性材料からなる改造
用ブロックに置き換えるように構成する。 【産業上の利用分野】 本発明は、ＰＧＡパッケージ素子の実装方法に関するも
のである。 近年、電子機器の高速化に伴い、ＬＳＩ素子の高密度化
が進行し、裏面にＩ１０ピンをマトリクス状に突出させ
たＰ　ＧＡ　（ＰＩＮ　ＧＲＩＤ　ＡＲＲＡＹ）パッケ
ージが多用されている。 一方、基板の高密度化に伴い、基板改造の必要も多くな
り、効率的な基板改造を行うことのできる実装方法が求
められている。

【従来の技術】

第５図において、ＰＧＡパッケージ素子４を実装する基
板１が示されている。この基板１は、該基板１の内層に
接続されるビア９と、このビア９にカットパターン９０
を介して接続される改造バッド９１と、この改造バッド
９１に接続される素子接続パッド２を有して構成され、
素子４のＩ／Ｏピン４０を素子接続パッド２に半田付け
することにより、該素子４が実装される。そして、かか
る基板１の改造は、従来、カットパターン９０を切断し
てビア９と素子接続パッド２との導通を絶った後、改造
バッド９１に改造ワイヤ６を配設することが行われてい
た。

【発明が解決しようとする課題】

しかし、かかる従来例においては、基板１上に改造バッ
ド７を多数段けなければならないので、各パターン、お
よびバッドを微細化する必要が有り、製造歩留りが低下
するという欠点を有するものであった。 本発明は以上の欠点を解消すべくなされたものであって
、基板のパターンの微細化を極力抑えることのできるＰ
ＧＡパッケージ素子の実装方法を提供することを目的と
する。

【課題を解決するための手段】

本発明によれば上記目的は、 基板１上の素子接続パッド２に立設した仲介ピン３を介
してＰＧＡパッケージ素子４を実装し、該基板１の改造
時には、改造対象Ｉ１０ピン４０に対応する仲介ピン３
を、上面に前記素子４のＩ／Ｏピン４０が対応するピン
バッド５と、改造ワイヤ６接続用の改造バッド７とを備
えた非導電性材料からなる改造用ブロック８に置き換え
ることを特徴とするＰＧＡパッケージ素子の実装方法を
提供することにより達成される。

【作用】

上記構成に基づき、本発明方法が適用される基板１には
、仲−介ピン３が半田付けされる素子接続パッド２が形
成されており、ＰＧＡパッケージ素子４は、上記仲介ピ
ン３を介して基板１に接続される。かかる基板１の改造
は、該当箇所の仲介ピン３を改造用ブロック８に置き換
え、改造用ブロック８に提供される改造バッド７を使用
して改造ワイヤ６を配設することにより行われる。 改造時において改造バッド７を有する改造用ブロック８
を固着し、初期実装状態においては、改造バッド７を有
しない本発明に使用する基板１は、改造バッド７を基板
１上に形成することに伴う回路パターンの微細化を防ぐ
。

【実施例】

以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。 第１図は、本発明の実施例を示すもので、図中４はＰＧ
Ａパッケージ素子、４０はこの素子４のｒ／Ｏピン、１
は上記素子４が実装されるセラミック基板である。 セラミック基板１には、第２図に示すように、各ｒ１０
ピン４０に対応する位置に素子接続パッド２が設けられ
ており、各素子接続パッド２に仲介ピン３が半田付けさ
れている。また、セラミック基板１には、第３図に示す
ように、中空円筒状のガイドブロック１０が素子４のガ
イドピン４１に対応して配置されており、素子４は、こ
のガイドブロック１０により位置決めされた状態で、各
Ｉ１０ピン４０を仲介ピン３上面に半田付けすることに
より実装される。 一方、基板改造部位に装着される改造用ブロック８は、
セラミック等の非導電材料を上記仲介ピン３の高さと同
一高さを有する直方体形状に成形したもので、その上面
には、第４図に示すように、両端部をピンパッド５と改
造バッド７とした薄膜パターンが形成され、両バンド間
にソルダ・ダム８０を構成することにより、改造バッド
７上に供給される半田とピンパッド５上の半田の相互流
入による合金化等が防止されている。 したがってこの実施例によれば、ＰＧＡパッケージ素子
４の実装前工程において、セラミック基板１上に仲介ピ
ン３と、ガイドブロックｌＯが半田付けされ、仲介ピン
３上にＩ１０ピン４０を半田付けすることにより初期実
装状態が得られる。 そして、基板１改造時には、先ず、素子４をＩ／Ｏピン
４０と仲介ピン３との半田付は部から除去して基板１を
実装前工程と同様の状態に戻した後、改造対象となって
いるＩ１０ピン４０に対応する仲介ピン３を基板１上か
ら除去し、次いで、上記仲介ピン３の代わりに改造用ブ
ロック８を基板１上に接着剤等を使用して固着する。こ
の工程により、改造対象のＩ１０ピン４０に対応する仲
介ピン３は、該Ｉ／Ｏピン４０に対応するピンバッド５
を有する改造用ブロック８により置き換えられ、取り外
し時と同一姿勢で素子４を接合することにより、上記Ｉ
／Ｏピン４０は、改造用ブロック８のピンバッド５上に
半田接合されることとなる。 最後に、上記改造用ブロック８の改造バッド７上に改造
ワイヤ６の一端を接合し、この改造ワイヤ６の他端を他
のバッド上に接合することにより改造作業が終了する。 〔発明の効果〕 以上の説明から明らかなように、本発明にょるＰＧＡパ
ンケージ素子の実装方法によれば、基板のパターンの微
細化を抑えることができるために、製造歩留りを向上さ
せることができる。

【図面の簡単な説明】

第１１１ｆｆｌは本発明の実施例を示す図、第２図は本
発明に使用する基板を示す図、第３図はガイドブロック
を示す図で、 同図（ａ）はその断面図、 同図（ｂ）は（ａ）のＢ方向矢視図、 第４図は改造用ブロックを示す図、 第５図は従来例に使用する基板を示す図である。 図において、 １は基板、 １０はガイドブロック、 ２は素子接続バッド、 ３は仲介ピン、 ４はＰＧＡパッケージ素子、 ４０はＩ１０ピン、 ５はピンバッド、 ６は改造ワイヤ、 ７は改造バッド、 ８は改造ブロックである。

Claims (1)

【特許請求の範囲】
1. 　基板（１）上の素子接続パッド（２）に立設した仲介
   ピン（３）を介してＰＧＡパッケージ素子（４）を実装
   し、該基板（１）の改造時には、改造対象Ｉ／Ｏピン（
   ４０）に対応する仲介ピン（３）を、上面に前記素子（
   ４）のＩ／Ｏピン４０が対応するピンパッド（５）と、
   改造ワイヤ（６）接続用の改造パッド（７）とを備えた
   非導電性材料からなる改造用ブロック（８）に置き換え
   ることを特徴とするＰＧＡパッケージ素子の実装方法。