JPH03203263A - 定電圧装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタ等の半導体素子を用いた定電圧
装置に関し、詳しくは低定電圧装置に関するものである
。

〔従来の技術〕

トランジスタ等の半導体素子を用いた定電圧装置の一具
体例としてツェナーダイオードがある。上記ツェナーダ
イオードはツェナー電圧を定電圧として利用するもので
、５〜ＩＯＶの電圧を取り出す。又、他に発光ダイオー
ド（ＬＥＤ）の順電圧（ＶＦ　）を利用するものも知ら
れている。

（発明が解決しようとする課題〕 ところで、上述したツェナーダイオードやＬＥＤを用い
た定電圧装置によれば、ＩＶ以下の定電圧が得られず、
低定電圧装置として用いることができないという不具合
があった。

（２） 〔課題を解決するための手段〕 本発明は、トランジスタと、ソース及びドレインを上記
トランジスタのコレクタベース間に接続すると共に、ゲ
ートをトランジスタのエミッタ又はコレクタに接続した
電界効果トランジスタとを具備したことを特徴とする。

また−個の半導体装置としてコレクタ領域となる一導電
型半導体基板の相異なる２領域に他導電型不純物を選択
拡散してソース領域とドレイン兼ベース領域とを形成す
ると共に、上記ドレイン兼ベース領域に一導電型不純物
を拡散してエミッタ領域を形成し、上記ソース領域とド
レイン兼ベース領域間の半導体基板表面に絶縁膜を介し
上記工夫ツタ電極又はコレクタ電極に連続するゲート電
極を形成してゲート電極よりカソード端子を導出し、上
記ソース領域の近傍の半導体基板表面に形成した導電膜
を介しコレクタ領域とソース領域とを電気的に接続して
上記導電膜よりアノード端子を導出したことを特徴とす
る。

（３） 〔作用〕 上記技術的手段によれば、アノード、カソード端子間に
順電圧（ＶＦ　）を印加して電界効果トランジスタ（以
下、単にＦＥＴと称す。）のゲート、ソース間にゲート
電圧が加わり、所定値（ＶＴ　）に達してソース、ドレ
イン間が導通すると、アノード端子とトランジスタのベ
ースとが短絡してそのベース、工くツタ間順電流がアノ
ード、カソード端子間に流れる。その時のＦＥＴのゲー
ト電圧（Ｖ、Ｔ）は一定である。ＦＥＴが導通した時、
動作抵抗を持つため、さらにこのドレイン電流をトラン
ジスタで増幅し、動作抵抗を下げる。

〔実施例〕

本発明の実施例を第１図乃至第３図を参照して以下に説
明する。まず第１図において（Ａ）はアノード端子、　
（Ｋ）はカソード端子、（Ｑｌ）はＮＰＮ型トランジス
タ、（Ｑ２）はＰチャンネルＦＥＴである。上記トラン
ジスタ（Ｑｌ）はそのコレクタ（Ｃ）、エミッタ（Ｅ）
（４） 間をアノード端子（Ａ）、カソード（Ｋ）端子間に挿入
する。ＦＥＴ　（Ｑ２　）はソース（Ｓ）及びドレイン
（Ｄ）を上記アノード（Ａ）とトランジスタ（Ｑｌ）の
ベース（Ｂ）とに接続すると共に、ゲート（Ｇ）をカソ
ード（Ｋ）端子に接続する。

上記ｔＲ威に基づき本発明の動作を次に説明する。まず
アノード端子（Ａ）、カソード（Ｋ）端子間に順電圧（
ＶＦ　）を印加する。その電圧（Ｖ［）はゲート電圧と
してＦＥＴ（Ｑ２）のゲート　（Ｇ）、ソース（Ｓ）間
にも加わり、更に所定値ｃｖ１−　）に達すると、ソー
ス（Ｓ）、ドレイン（Ｄ）間が導通してアノード端子（
Ａ）とトランジスタ（Ｑｌ）のベース（Ｂ）とが短絡す
る。そこで、トランジスタ（Ｑｌ）のベース（Ｂ）、エ
ミッタ（Ｅ）でダイオードが形成され、かつ、ベース（
Ｂ）、エミッタ（Ｅ）間に順電流が流れる。即ち、第２
図に示すように、アノード端子（Ａ）、カソード端子（
Ｋ）間に順電圧（Ｖｒ−）を印加し、それが−（５〉 定の電圧（Ｖｌ−）に達すると、順電流（Ｉｐ）が流れ
、アノード端子（Ａ）、カソード端子（Ｋ）間が導通す
る。この時、電圧　（ＶＴ）は一定で、しかも１■以下
を実現でき、それを低電圧〈■「）として取り出すこと
により低定電圧回路装置を実現できる。尚、（Ｖ、）は
逆電圧印加時の破壊電圧である。

次に、上記トランジスタ（Ｑｌ〉及びＦＥＴ（Ｑ２）を
１個の半導体素子として組込んだ実施例を第３図を参照
して示す。図において（Ｃ）は半導体基板、（Ｓ）はソ
ース領域、（ＤＢ）はドレイン兼ベース領域、（Ｅ）は
エペソタ領域、（Ａ）はアノード端子、（Ｋ）はカソー
ド端子である。上記半導体基板（Ｃ）はコレクタ領域と
なるＮ−型基板で、裏面側にＮ＋型不純物領域（Ｃｏ）
を形成する。ソース領域（Ｓ）は、半導体基板（Ｃ）の
−領域にＰ型不純物を選択拡散して形成される。ドレイ
ン兼ベース領域（ＤＢ）は、半導体基板（Ｃ）のソース
領域（Ｓ）とは相異なる一領域にＰ型不純物を選択（６
） 拡散して形成され、かつ、その領域（ＤＢ）にＮ型不純
物を選択拡散してエミッタ領域（Ｅ）を形成する。カソ
ード端子（Ｋ）はソース領域（Ｓ）とドレイン兼ベース
領域（ＤＢ）間の半導体基板（Ｃ）表面に絶縁膜（Ｒ）
を介しエミッタ電極（Ｅｏ）に連続するゲート電極（Ｇ
ｏ）を形成してゲート電極（Ｇｏ）より導出する。

アノード端子（Ａ）は、ソース領域（Ｓ）近傍の半導体
基板（Ｃ）にＮ＋型不純物領域（Ｃ１）を形成すると共
に、ソース領域（Ｓ）とＮ＋型不純物領域（Ｃ１）の表
面に形成した導電膜（ＡＯ）を介しコレクタ領域（Ｃ）
とソース領域（Ｓ）とを電気的に接続した後、導電膜（
Ａｏ）より導出する。

上記構成においてアノード端子（Ａ）、カソード端子（
Ｋ）間に順電圧（ＶＦ　）を印加する。そこで、電圧（
ＶＦ：　）が（ＶＴ）に達してソース領域（Ｓ）とドレ
イン兼ベース領域（ＤＢ）とが導通すると、ドレイン兼
ベース領＠　（ＤＢ）と工主ツタ領域（Ｅ）とからなる
ダイオードに（７） 順電流〈１←〉が流れてアノード端子（Ａ）、カソード
端子（Ｋ）間が導通する。この時、定電圧（ＶＴ）は比
較的低く、この電圧（Ｖｊ）を低定電圧として用いるこ
とにより低定電圧素子を実現できる。

尚、上記実施例ではＰチャンネルＦＥＴを用いたが、第
４図に示すように、ＮチャンネルＦＥＴ（Ｑａ）を用い
てアノード端子（Ａ）にゲート（Ｇ）を接続しても同様
に実施できる。

また、第５図及び第６図に示すように、第１図、第４図
のＮＰＮＩランジスタをＰＮＰ　）ランジスタにし、Ｆ
ＥＴをそれぞれＰチャンネルＮチャンネル、Ｎチャンネ
ルからＰチャンネルにおきかえても同様である。

〔発明の効果〕

本発明によれば、ＦＥＴのゲート電圧を用いて定電圧装
置を形成したから、高精度の低定電圧装置を提供できる
。

【図面の簡単な説明】

第１図と第２図と第３図は本発明に係る定電（８） 圧装置の実施例を示す回路図と電圧−電流特性図と素子
断面図、第４図と第５図と第６図は本発明の他の実施例
を示す回路図である。 （Ａ）−一−アノード端子、 （Ｋ）−−一カソード端子、 （Ｑｌ）−トランジスタ、 （Ｑ２）−電界効果トランジスタ、 Ｃ）−コレクタ領域、 ＤＢ）・−・ドレイン兼ベース領域、 Ｅ）−エミッタ領域、 Ｇｏ）−・−ゲート電極、 Ｅ　ｏ　）　−エミッタ電極、 Ｒ）−絶縁膜、　　　　＜Ａｏ）−導電膜。 特　許　出　願　人　　関西日本電気株式会社代　　　
　理　　　　人　　江　　原　　省　　吾（９） Ｕ。 〉 （ ）と

Claims (2)

【特許請求の範囲】
1. （１）トランジスタと、ソース及びドレインを上記トラ
   ンジスタのコレクタとベース間に接続すると共に、ゲー
   トをトランジスタのエミッタ又はコレクタに接続した電
   界効果トランジスタとを具備したことを特徴とする定電
   圧装置。
2. （２）コレクタ領域となる一導電型半導体基板の相異な
   る２領域に他導電型不純物を選択拡散してソース領域と
   ドレイン兼ベース領域とを形成すると共に、上記ドレイ
   ン兼ベース領域に一導電型不純物を拡散してエミッタ領
   域を形成し、上記ソース領域とドレイン兼ベース領域間
   の半導体基板表面に絶縁膜を介し上記エミッタ電極又は
   コレクタ電極に連続するゲート電極を形成してゲート電
   極よりカソード端子を導出し、上記ソース領域の近傍の
   半導体基板表面に形成した導電膜を介しコレクタ領域と
   ソース領域とを電気的に接続して上記導電膜よりアノー
   ド端子を導出したことを特徴とする定電圧装置。