JPH03200307A - 積層薄膜誘電体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、積層構造を有する薄膜誘電体素子およびそ
の製造方法に関する。

［従来の技術］ 従来、小型かつ大容量を有する誘電体素子としてセラミ
ック積層体コンデンサが多用されており、リード線のな
いチップ型積層コンデンサでは、薄い誘電体セラミック
ス層をはさんで、容量を取得するための内部電極層が交
互に対向して積層されていて、その内部電極末端部は直
接半田付は可能な外部端子電極に接続されている。

この積層型コンデンサにおいて素子の取得容量を上げる
ために通常、誘電体層１層あたりの厚さを薄くすること
が試みられている。しかし積層セラミックコンデンサの
場合、厚さ１０８ｍ以下のセラミックス誘電体層を実現
しようとすると、薄し為グリーンシートの作成、電極ペ
ーストのシートアタック、圧着成形、焼成後の誘電体粒
子の粒径コントロールなど多くの困難な技術的課題があ
り、現状では、誘電体層厚５ＩＩｊｒｌを切るセラミ・
ツク積層コンデンサは公表されていない。

一方、蒸着、スパッタリングなどの蒸着技術を用いて、
高い静電容量を有する薄膜コンデンサを作製する試みも
なされているが、高い静電容量の取得が期待できるチタ
ン酸バリウム、鉛系ペロブスカイトなど強誘電体材料系
薄膜では、キュリー点通過時の結晶相転移による歪の問
題から良質の誘電体薄膜は得られていない。またこの結
晶相転移時に発生する歪の問題を回避するためには下地
基板からエピタキシャル成長させる方法もあるが、下地
基板が高価な単結晶（例えばＳ　ｒ　Ｔ　ｉ　Ｏ３、ｐ
ｔなど）に限られてしまうため、実用化の目途は立って
いない。

［発明が解決しようとする課題〕 前述のように、積層セラミックコンデンサの一層の小型
化に対する要望に対して種々検討されているにもかかわ
らず、誘電体の膜厚が５鵬を下回るような製品はまだ実
用化されておらず、また蒸着を用いた薄膜コンデンサで
も前述のような欠点があった。したがって、良質な誘電
体膜をＬＯｔｕｓｓ好ましくは５血を下回る厚さで、低
コストかつ簡便に積層化する技術がなかった。

本発明の目的は、高価な単結晶基板を用いないで、膜厚
が１０Ｄ１好ましくは５如を下回る誘電体薄膜で形成し
た積層薄膜誘電体素子およびその製造方法を提供するこ
とにある。

［課題を解決するための手段および作用］本発明者等は
上記目的を達成すべく研究の結果、安価なガラス基板を
用い、その上に蒸着法でＳｎＯ２電極薄膜を、さらにＴ
ｉＯ２誘電体薄膜をそれぞれエピタキシャル成長させて
形成し、これら２種の膜を交互に積層させることによっ
て従来の積層セラミックコンデンサと同様な構造をもち
、しかも膜厚が１ｏ１ｔｎｓ好ましくは５血よりも薄く
約１血をも可能とする積層薄膜誘電体素子が得られるこ
とを見い出し本発明に到達した。

すなわち、本発明は第一に下記の如き積層薄膜誘・電体
素子を提供するものである。

ガラス基板上に、厚さ１０如以下のＳ　ｎ　Ｏ２電極膜
と厚さ１０１１１ａ以下のＴｉＯ２誘電体膜とが交互に
複数層積層された基本構造を持ち、前記複数のＳｎＯ２
膜の内の一部または全部は、容量を取得するための内部
電極層として、互いに異なる導出端に接続された少なく
とも２群からなっていることを特徴とする積層薄膜誘電
体素子。

本発明製品の好ましい一具体例として第１図に示した誘
電体素子は次のようなものである。

ガラス基板上に１０ｍ以下、好ましくは５如以下のＳｎ
Ｏ２電極膜と厚さｌＯ伽以下、好ましくは５迦以下のＴ
　ｉ　Ｏ２誘電体膜とが交互に複数層積層された基本構
造を持ち、前記複数のＳｎＯ，膜は容量を取得するため
の内部電極層とするために互いに反対側に露出端を持つ
２群に分割されており、第１群に属するＳｎＯ２膜と第
２群に属するＳｎＯ２膜とは前記Ｔ　ｉ　０２膜を間に
はさみながら交互に異なる側に現れる露出端から対向末
端に張り出すように積層されており、第１群のＳｎＯ□
膜は、露出側の末端部が積層面とほぼ垂直に延長されて
順次同じ群の一つ下位のＳｎＯ２膜に連結され全体が一
つに合わされて第１の外部電極に連結されており、第２
群の５ｎＯｚ膜は、第１群のものと反対側にある露出側
の末端部が積層面とほぼ垂直に延長されて順次同じ群の
一つ下位のＳｎＯ２膜に連結され全体が一つに合わされ
て第２の外部電極に連結されており、一方ＴｉＯ□膜は
、全体が一枚の連続した長いシートとなるように形成さ
れ各Ｓ　ｎ　Ｏ２膜の非露出端で該末端を覆うように折
り返されて、第１群のＳｎＯ２膜と第２群のＳｎＯ２膜
とを互いに隔離しながら両者に密着して両者の間に配置
されていることを特徴とする積層薄膜誘電体素子。

本発明は第二に下記の如き積層薄膜誘電体素子の製造方
法を提供するものである。

（イ）ガラス基板上にＣＶＤ法により所定の形状と面積
をもつ厚さ１０ｕｍ以下、好ましくは５膜ｍ以下のＳｎ
Ｏ２電極膜を形成し、不要な部分をウニ・ノドエツチン
グにより除去して第１のＳｎＯ２膜（１）とし； （ロ）このＳｎＯ２膜（１）の上にＣＶＤ味により、下
地ＳｎＯ２膜に対してエピタキシャル成長させて厚さ１
０ｕ＋ｍ以下、好ましくは５膜ｍ以下のＴｉＯ２誘電体
膜を形成し、不要な部分をドライエツチング法で除去し
て第１のＴｉＯ２膜（１）とし；（ハ）上記ＴｉＯ２膜
（１）の上にＣＶＤ法によりエピタキシャル成長させて
厚さ１０Ｉ１１ａ以下、好ましくは５ＩＩＪａ以下のＳ
ｎＯ２電極膜を形成し、不要な部分をウェットエツチン
グにより除去して第２のＳｎＯ□膜（つとし； （ニ）上記ＳｎＯ２膜（りの上に（ロ）と同じ要領で第
２のＴｉＯ２膜（２）を形成し、 上記（イ）〜（ニ）の全部または一部を繰り返すことか
らなる下記の誘電体素子、すなわちガラス基板上に、厚
さ１０ｕｍ以下、好ましくは５１１Ｊａ以下のＳｎＯ２
電極膜と厚さ１０ｍ以下、好ましくは５伽以下のＴ　ｉ
　Ｏ２誘電体膜とが交互に複数層積層された基本構造を
持ち、前記複数のＳｎＯ，膜の内の一部または全部は、
容量を取得するための内部電極層として、互いに異なる
導出端に接続された少なくとも２群からなっていること
を特徴とする積層薄膜誘電体素子の製造方法。

上記の素子は、ガラス基板に接して形成されるＳｎＯ２
膜およびガラス基板面から最も遠い位置に形成されるＳ
ｎＯ２膜の一方または両方を第１および第２の外部電極
から遮断された独立の電極膜として形成し、第１および
第２の外部電極と直交する方向に導出することもできる
。

第１図は本発明の方法によって基板上に成膜形成された
積層薄膜誘電体素子の一興体例を示す模式断面図である
。図中の記号説明では、第１、第２、第３のＳｎＯ□電
極膜をそれぞれＳｎＯ□電極膜■、（り、■のように表
示し、同じく第１、第２、第３のＴｉＯ２膜をそれぞれ
ＴｉＯ２膜■、（り、■のように表示した。

第１図に示されるように、ガラス基板１上に、すべて約
１血の膜厚を有する複数の薄膜、すなわち：第１のＳｎ
Ｏ２膜２、第１のＴｉＯ２膜３、第２のＳｎＯ２膜４、
第２のＴｉＯ２膜５、第３のＳｎＯ２膜６、第３のＴｉ
Ｏ７膜７・・・・・・・・が基板側からこの順序で順次
形成されて誘電体素子が構成されている。すなわち、こ
の素子は電極用ＳｎＯ２膜と誘電体ＴｉＯ２膜とが交互
に積層され、かつ積層コンデンサと同じように薄膜の両
端に外部端子としてＳｎＯ□電極を引き出した構造であ
って、実質上従来の積層セラミックコンデンサと同様の
構造を有している。

本発明によれば、安価なガラス基板、例えばホウケイ酸
ガラス基板を用いて、低コストかつ簡便に積層薄膜誘電
体素子を提供することができる。

以下実施例により本発明をさらに説明する。

［実施例１］ 第２図（ａ）〜（ｇ）は、本発明の積層薄膜誘電体素子
の成膜順序を示した模式断面図である。

以下これら図面に従って説明する。

（ａ）ホウケイ酸ガラス基板（コーニング社製＃７０５
９）　１上に約１伽の厚さのＳｎＯ□電極膜２を形成し
、このＳｎＯ□膜の両側の端部をウェットエツチングに
より除去して第１のＳｎＯ□電極膜２を形成した。

（ｂ）次に、この第１のＳｎＯ２膜２にＣＶＤ法により
ＴｉＯ２膜３を下地ＳｎＯ２膜に対してエピタキシャル
成長させて、やはりＩＩＩＩｍの厚さで形成し、このＴ
ｉＯ２膜３の両端の端部を通常のドライエツチング法に
より除去して（ｂ）図に示すような形の第１のＴｉＯ２
膜３を形成した。

（Ｃ）さらに上記第１のＴｉＯ２膜３上に第２のＳｎＯ
２膜４を１血の厚さで成膜し、その両端部を第２図（ｃ
）のようにウェットエツチング法により除去して、第２
のＳｎＯ２膜４を形成した。

（ｄ）次に、ＣＶＤ法ニヨり第２のＴｉＯ２膜５をＩＩ
ＩＪａの厚さで第２のＳｎＯ２膜４に対してエピタキシ
ャル成長させ、両端を同図（ｄ）のようにドライエツチ
ングにより除去して第２のＴｉＯ２膜５を形成した。こ
のとき第２のＴｉ０ｚ膜５は第１のＴｉＯ□膜３と一方
の端部で直接に接合して第２のＳｎＯ２電極膜４の一方
の端部を覆うような形状となる。

（ｅ）次いで、前記ガラス基板１上にＣＶＤ法により第
３のＳｎＯ２膜６を１血の厚さでエピタキシャル成長さ
せ、第１のＳｎＯ２膜２の電極の一方の端部と該形成＠
６の端部とｂ（図示の如く直接に接するようにし、反対
側の端部をウェットエツチング法により除去して第３の
ＳｎＯ２膜６を形成した。

（ｆ）さらに上記第３のＳｎＯ２膜６上にＣＶＤ法によ
り１μｍの厚さで第３のＴｉＯ２膜７をエピタキシャル
成長させることにより、第２のＴｉＯ□膜５と前記第３
のＴｉＯ２膜７とが直接に接するようにし、第３のＳｎ
Ｏ□膜６の電極端部が誘電体層である第２のＴｉＯ２膜
５と第３のＴｉＯ２膜７とによって覆われるようにした
。次にこの第３のＴｉＯ２膜７の端部をドライエツチン
グにより同図（ｆ）のように除去した。

（ｇ）上記（ｆ）で得られた積層膜の上に第４のＳｎＯ
２膜８をＩＩＩｊｅの厚さで成膜し、その一方の端部を
同図（ｇ）に示すようにウェットエツチング法により除
去しこれを第４のＳｎＯ２膜８とした。図示の如く第２
の電極ＳｎＯ□膜４と第４のＳｎＯ２膜８とは一方の末
端で直接に接するように成膜された。

（ｈ）以上述べた（ａ）〜（ｇ）の操作の全部または一
部を所望の取得容量に応じて繰り返すことにより、Ｔｉ
Ｏ２からなる誘電体薄膜をはさんで、ＳｎＯ２電極が交
互に積層され、それぞれ端部の電極に接続された、従来
の積層セラミックコンデンサと同様の構造を有する積層
薄膜誘電体素子を形成することができた。同方法により
、同一積層数で比較した場合量も高い静電容量を得るこ
とができる。

［実施例２］ 第３図（ａ）〜（ｋ）は、本発明の積層薄膜誘電体素子
の成膜順序を示した模式断面図である。

以下これら図面に従って説明する。

（ａ）ホウケイ酸ガラス基板（コーニング社製＃７０５
９）　１上に約１卯の厚さのＳｎＯ□電極膜２を形成し
、このＳ　ｎ　Ｏ２膜の両側の端部をウェットエツチン
グにより除去して第１の５ｎＯｚ電極膜２を形成した。

（ｂ）次に、この第１の５ｎＯｚ膜２にＣＶＤ法により
ＴｉＯ□膜３を下地ＳｎＯ２膜に対してエピタキシャル
成長させて、やはりＩＩｎａの厚さで形成し、このＴ　
ｉ　Ｏ２膜３の両端の端部を通常のドライエツチング法
により除去して（ｂ）図に示すような形の第１のＴｉＯ
２膜３を形成した。

（ｃ）さらに上記第１のＴｉＯ２膜３上に第２のＳｎＯ
□膜４を１血の厚さで成膜し、その片側端部を第２図（
Ｃ）のようにウェットエツチング法により除去して、第
２のＳｎＯ２膜４を形成した。

（ｄ）次に、ＣＶＤ法により第２のＴｉＯ２膜５をｌ　
ｕｍの厚さで第２のＳｎＯ２膜４に対してエピタキシャ
ル成長させ、両端を同図（ｄ）のようにドライエツチン
グにより除去して第２のＴｉＯ２膜５を形成した。この
とき第２のＴｉＯ２膜５は第１のＴｉＯ□膜３と一方の
端部で直接に接合して第２のＳｎＯ２電極膜４の一方の
端部を覆うような形状となる。

（ｅ）次いで、前記ガラス基板１上にＣＶＤ法により第
３のＳｎＯ２膜６を１１ＪＡの厚さでエピタキシャル成
長させ、その端部をウェットエツチング法により除去し
て第３のＳｎＯ２膜６を形成した。

（ｆ）さらに上記第３のＳｎＯ２膜６上にＣＶＤ法によ
り１　ｕｒｎの厚さで第３のＴｉＯ２膜７をエビタキシ
ャル成長させることにより、第２のＴｉＯ□膜５と前記
第３のＴ　ｉ　０２膜７とが直接に接するようにし、第
３のＳｎＯ□膜６の電極端部が誘電体層である第２のＴ
ｉＯ２膜５と第３のＴｉＯ２膜７とによって覆われるよ
うにした。次にこの第３のＴｉＯ２膜７の端部をドライ
エツチングにより同図（ｆ）のように除去した。

（ｇ）上記（ｆ）で得られた積層膜の上に第４のＳｎＯ
２膜８を１ｕ−の厚さで成膜し、その一方の端部を同図
（ｇ）に示すようにウェットエツチング法により除去し
これを第４のＳｎＯ２膜８とした。図示の如く第２の電
極ＳｎＯ２膜４と第４のＳｎＯ２膜８とは一方の末端で
直接に接するように成膜された。

（ｈ）さらに上記第４のＳｎＯ２膜８上にＣＶＤ法によ
り１湘の厚さで第４のＴ　ｉ　Ｏ２膜９をエピタキシャ
ル成長させることにより、第４のＴｉＯ２膜９と前記第
３のＴ　ｉ　Ｏ２膜７とが直接に接するようにし、第４
のＳ　ｎ　Ｏ、’膜８の電極端部が誘電体層である第３
のＴ　ｉ　０２膜７と第４のＴｉＯ２膜９とによって覆
われるようにした。次にこの第４のＴｉＯ２膜９の端部
をドライエツチングにより同図（ｈ）のように除去した
。

（ｉ）上記（ｈ）で得られた積層膜の上に第５のＳｎＯ
２膜１０を１伽の厚さで成膜し、その一方の端部を同図
（ｉ）に示すようにウェットエツチング法により除去し
これを第５のＳｎＯ２膜ｌｏとした。図示の如く第３の
電極ＳｎＯ２膜６と第５のＳｎＯ２膜１０とは一方の末
端で直接に接するように成膜された。

（ｊ）さらに上記第５のＳｎＯ２膜ｌ口上にＣＶＤ法に
より１血の厚さで第５のＴｉＯ２膜１１をエピタキシャ
ル成長させることにより、第４のＴｉＯ□膜９と前記第
５のＴｉＯ２膜１１とが直接に接するようにし、第５の
ＳｎＯ２膜１０の電極端部が誘電体層である第４のＴｉ
Ｏ２膜９と第５のＴｉＯ２膜１■とによって覆われるよ
うにした。次にこの第５のＴｉＯ２膜１１の端部をドラ
イエツチングにより同図（ｊ）のように除去した。

必要に応じて上記（ａ、ｂ）、（ｃ、ｄ）、（ｅ、ｆ）
（あるいはｇ、ｈ）（あるいはｉ、ｊ）の操作の、全部
または一部を繰り返すことができるが、自明のため、そ
のような繰り返しがある場合の説明は省略し、（ｊ）か
ら次の（ｋ）工程に続くものと仮定してさらに説明する
。

（ｋ）上記（ｊ）で得られた積層膜の上に第６のＳｎＯ
２膜１２を１血の厚さで成膜し、その両方の端部を同図
（ｋ）に示すようにウェットエツチング法により除去し
これを第６のＳｎＯ□膜１２とした。

上のようにして得られた積層体の第１のＳｎＯ２膜２お
よび第６のＳｎＯ２膜１２は、必要に応じてそれぞれ、
図の左右両側の端子電極の導出方向と直交する方向に導
出させることにより、第３および第４の電極として使用
することができる。

以上の結果、ＴｉＯ２膜からなる誘電体膜をはさんで、
ＳｎＯ□電極が交互に積層され、かつ全部または一部の
Ｓ　ｎ　０２電極は、その端部が素子の端部に集められ
て、互いに接触しない３つ（またはそれ以上）の電極と
なる構造が提供された。

上記実施例において第１〜第４の電極は互いに異なる方
向に導出されているが、これに限られるものではなく、
複数の端子電極を同一方向に導出することもできる。

［発明の効果］ 以上説明したように、本発明によれば、従来の積層セラ
ミックコンデンサと同様な構造を持ちながら、安価なガ
ラス基板を用いてその上に誘電体薄膜をはさんで内部電
極用薄膜が共に１０血、好ましくは５ＩＩＪａよりも薄
い厚さで交互に積層された積層薄膜誘電体素子を容易に
製造することができる。

【図面の簡単な説明】

第１図は、本発明の積層薄膜誘電体素子の一実施例を示
す模式断面図である。 第２図は、本発明の積層薄膜誘電体素子製造における成
膜順序を示す模式断面図である。 第３図は、第２図とは別の本発明の一実施態様を示す模
式断面図である。 符号の説明 １・・・・ガラス基板 ２・・・・ＳｎＯ２膜■ ３・・・・ＴｉＯ２膜■ ４・・・・ＳｎＯ２膜（り ５・・・・ＴｉＯ２膜（り ６・・・・ＳｎＯ２膜■ ７・・・・ＴｉＯ□膜■ ８・・・・ＳｎＯ２膜に） ９・・・・ＴｉＯ□膜に） ＩＯ・・・・Ｓ　ｎ　０２膜■ １１・・・・ＴｉＯ２膜■ １２・・・・ＳｎＯ２膜（６） 第 ■

Claims (2)

【特許請求の範囲】
1. （１）ガラス基板上に、厚さ１０μｍ以下のＳｎＯ＿２
   電極膜と厚さ１０μｍ以下のＴｉＯ＿２誘電体膜とが交
   互に複数層積層された基本構造を持ち、前記複数のＳｎ
   Ｏ＿２膜の内の一部または全部は、容量を取得するため
   の内部電極層として、互いに異なる導出端に接続された
   少なくとも２群からなっていることを特徴とする積層薄
   膜誘電体素子。
2. （２）（イ）ガラス基板上にＣＶＤ法により所定の形状
   と面積をもつ厚さ１０μｍ以下のＳｎＯ＿２電極膜を形
   成し、不要な部分をウェットエッチングにより除去して
   第１のＳｎＯ＿２膜（１）とし；（ロ）このＳｎＯ＿２
   膜（１）の上にＣＶＤ法により、下地ＳｎＯ＿２膜に対
   してエピタキシャル成長させて厚さ１０μｍ以下のＴｉ
   Ｏ＿２誘電体膜を形成し、不要な部分をドライエッチン
   グ法で除去して第１のＴｉＯ＿２膜（１）とし； （ハ）上記ＴｉＯ＿２膜（１）の上にＣＶＤ法によりエ
   ピタキシャル成長させて厚さ１０μｍ以下のＳｎＯ＿２
   電極膜を形成し、不要な部分をウェットエッチングによ
   り除去して第２のＳｎＯ＿２膜（２）とし； （ニ）上記ＳｎＯ＿２膜（２）の上に（ロ）と同じ要領
   で第２のＴｉＯ＿２膜（２）を形成し、 上記（イ）〜（ニ）の全部または一部を繰り返すことか
   らなる下記の誘電体素子、すなわちガラス基板上に、厚
   さ１０μｍ以下のＳｎＯ＿２電極膜と厚さ１０μｍ以下
   のＴｉＯ＿２誘電体膜とが交互に複数層積層された基本
   構造を持ち、前記複数のＳｎＯ＿２膜の内の一部または
   全部は、容量を取得するための内部電極層として、互い
   に異なる導出端に接続された少なくとも２群からなって
   いることを特徴とする積層薄膜誘電体素子の製造方法。