JPH03196594A - 回路基板とそれを用いた実装構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、素子を実装する上で有用な回路基板とそれを
用いた実装構造に関する。

［従来の技術と発明が解決しようとする課題］回路基板
には、半導体や圧電部品などの種々の電子部品が実装さ
れている。第１１図は従来の電子部品示す概略断面図で
あり、この例では、電子部品としてチップ型圧電部品が
示されている。上記チップ型圧電部品は、圧電基板（図
示せず）と、該圧電基板に形成された共振電極部（図示
せず）及び引出電極部（図示せず）とで構成された圧電
共振子（５１）を有している。

この圧電共振子（５１）を回路基板にそのまま実装する
と、振動がダンピングし、共振特性が著しく変動する。

そこで、圧電部品では、上記圧電共振子（５１）の両面
を、周縁部に接着剤（図示せず）が塗布された封止板（
５２ａ）　（５２ｂ）で接合封止している。

なお、封止板（５２ａ）　（５２ｂ）には、圧電共振子
（５１）の引出電極部と導通した外部電極部（５３ａ）
　（５ａｂ）が形成されている。

しかしながら、このような圧電部品を構成するには、接
着剤による接合工程及び外部電極部の形成工程を必要と
し、作業工程の増加と歩留の低下に伴い圧電部品のコス
トが高くなる。特に微小なチップ型圧電部品では、上記
接合作業及び電極形成作業が煩雑化する。

また圧電部品を回路基板に面実装すると、嵩高な圧電部
品が突出するので、小形化、薄形化するのが困難である
。

これらの点に鑑み、圧電共振子を回路基板に直接実装す
ることが提案されている。

第１２図及び第１３図は従来の圧電共振子の実装構造を
示す概略断面図である。圧電共振子（６１）は、圧電基
板（６２）と、該圧電基板（６２）の両面に形成された
共振電極部（８３ａ）　（ｅ３ｂ）と、これらの共振電
極部（６３ａ）　（６３ｂ）から圧電基板（６２）の側
部に延設された引出電極部（６４ａ）　（６４ｂ）とを
有している。

そして、第１２図に示す例では、回路基板として、孔（
６５）が形成された穴空き回路基板（Ｐ）を用い、上記
孔（６５）に共振電極部（６３ａ）を位置させて圧電共
振子（６１）を配置することにより振動空間を確保して
いる。また圧電共振子（６１）の引出電極部（６４ａ）
　（６４ｂ）のうち一方の引出電極部（６４ａ）を回路
基板（Ｐ）の入力部に、他方の引出電極部（６４ｂ）を
回路基板（Ｐ）の出力部に、それぞれ半田などの導電性
接合剤（６Ｂ）で接続している。

また第１３図に示す例では、回路基板（Ｐ）の人力部及
び出力部において導電性接合剤（６６）を盛上げて、圧
電共振子（６１）の引出電極部（６４ａ）　（６４ｂ）
と接続することにより、回路基板（Ｐ）と圧電共振子（
６１）との間に振動空間を形成している。

しかしながら、このような実装構造では、圧電共振子（
６１）が開放状態にあるため、共振特性を安定化するの
が困難であり、信頼性が十分でない。

このように、従来の回路基板とそれを用いた実装構造で
は、圧電共振子などの素子自体を回路基板に実装しても
所望する十分な特性が得られない。

従って、本発明の目的は、電子部品ではなく、電子部品
を構成する素子自体を面実装でき、小形化及び薄形化で
きる回路基板を提供することにある。

本発明の他の目的は、素子自体を面実装しても、特性が
安定化し、信頼性が高いと共に、安価な実装構造を提供
することにある。

［課題を解決するための手段および作用］本発明は、素
子が面実装される回路基板であって、実装部位に、凹部
が形成されていると共に、上記素子と接続可能な配線パ
ターンが形成されている回路基板により、上記課題を解
決するものである。

上記回路基板では、電子部品ではなく、該電子部品より
も微小で薄い素子自体を面実装できるので小形化及び薄
形化できる。また実装部位に形成された凹部に素子を収
容することもできる。

また本発明は、上記の回路基板の四部に素子が配置され
、配線パターンと接続されていると共に、上記素子が封
止されている実装構造により、上記課題を解決するもの
である。

上記構成の実装構造では、回路基板の凹部に配置され、
かつ配線パターンと接続された素子が、封止されている
ので、素子自体を面実装しても、特性が安定化する。ま
た電子部品を構成する素子自体を回路基板に直接実装す
るので、安価である。

［実施例］ 以下に、添付図面に基づいて本発明をより詳細に説明す
る。

第１図は本発明の一実施例を示す概略分解斜視図、第２
図は、第１図の概略断面図であり、この例では、電子部
品の素子として、圧電共振子が示されている。

上記圧電共振子（１）は、圧電基板（２と、該圧電基板
（２）の一方の面に対向して形成された一対の共振電極
部（３ａ）　（３′ｂ）と、これらの共振電極部（３ａ
）　（３ｂ）から延設された入出力用引出電極部（４ａ
）　（４ｂ）とを有している。また圧電基板（２）の他
方の面のうち、上記一対の共振電極部（ｌａ）　（３ｂ
）と対応する箇所にはアース電極部（５）が形成され、
該アース電極部（５）からは、アース用引出電極部（６
）が延設されている。

一方、上記圧電共振子（１）が面実装される回路基板（
Ｐ）には、圧電共振子（１）の大きさに適合し、かつ圧
電共振子（１）の厚みよりも深く、圧電共振子（１）を
収容する収容凹部（７）が形成されていると共に、該収
容凹部（７）の底部には、振動空間形成用の四部（８ａ
）が形成されている。また上記収容凹部（７）の底面の
うち、上記圧電共振子（１）の入出力用引出電極部（４
ａ）　（４ｂ）及びアース用引出電極部（６）と対応す
る箇所からは、それぞれ、入力用リード（９ａ）、出力
用リード（９ｂ）及びアース用リード（９Ｃ）が回路基
板（Ｐ）而に沿って形成されている。

そして、第２図に示されるように、前記構造の圧電共振
子（１）は、回路基板（Ｐ）の収容凹部ｑ）に収容され
、かつ入出力用引出電極部（４ａ）　（４ｂ）が、入出
力用リード（９ａ）　（９ｂ）と、半田などの導電性接
合剤（図示せず）で接続されていると共に、アース用引
出電極部（６）が、アース用リード（９Ｃ）と導電性接
合剤により接続されている。

また回路基板（Ｐ）の収容凹部の深さが圧電共振子（１
）の厚みよりも大きいので、圧電共振子（１）の開放面
は、平板状封止板（１０）で封止することにより振動空
間を形成している。なお、封止板（ｌＯ）の周縁部は、
接着剤により回路基板（Ｐ）と接合される。

このような回路基板を用いた実装構造では、嵩高な圧電
部品ではなく、圧電共振子（１）を回路基板（Ｐ）の収
容四部（７）に収容できるので、小形化及び薄形化でき
ると共に安価である。また封止板（１０）に振動空間用
の四部を形成する必要がなく、平板状の封止板（１０）
を使用できるので、さらに安価となる。さらには、振動
空間を形成した状態で、封止板（ｌＯ）により封止する
ので、圧電共振子（１）自体を面実装しても、共振特性
が安定化し、信頼性が高い。

なお、以下の実施例において、上記実施例と同一の要素
には同一の符号を付して説明する。

第３図は本発明の他の実施例を示す概略断面図であり、
この例では、回路基板として積層基板を示している。

回路基板（Ｐ）は、第１の基材（Ｂｌ）と、前記実施例
において圧電共振子（１）の振動空間形成用の凹部を構
成する円弧状孔（１１）が形成された第２の基材（Ｂ２
）と、前記圧電共振子（１）の大きさに適合し、圧電共
振子（１）の収容凹部を構成する方形状孔（１２）が形
成された第３の、基材（Ｂ３）とを順次積層し一体化す
ることにより形成されている。なお、この例では、第３
の基材（Ｂ３）の厚みは、圧電共振子（１）の厚みより
も大きい。

また第２の基材（Ｂ２）のうち第３の基材（Ｂ３）との
当接面には、入出力用リード（１９ａ）　（１９ｂ）が
形成され、該入出力用リード（１９ａ）（１９ｂ）は圧
電共振子（１）の入出力用引出電極部（４ａ）　（４ｂ
）と接続される。また第２の基材（Ｂ２）の孔（１１）
の周縁うち、圧電共振子（１）のアース用引出電極部（
６）と対応する箇所から、第２の基材（Ｂ２）のうち第
３の基材（Ｐ８）との当接面には、アース用引出電極部
（６）と接続可能なアース用リード（１９ｃ）が形成さ
れている。

従って、圧電共振子（１）が第３の基材’（Ｂ３）の方
形状孔（１２）に収容された状態では、第２の基材（Ｂ
２）の孔（１１）により振動空間用の四部が形成される
。

また上記入出力用引出電極部（４ａ）　（４ｂ）及びア
ース用引出電極部（６）は、それぞれ、第２の基材（Ｂ
２）に形成された入出力用リード（１９ａ）　（１９ｂ
）及びアース用リード（１９ｃ）と接続できる。

そして、圧電共振子（１）を第３の基材（Ｂ３）の方形
状孔（１２）に収容した状態で、第３の基材（Ｂ３）の
方形状孔（１２）は、周縁部に接着剤が塗布された封止
板（ｌＯ）により封止されている。なお、第３の基材（
Ｂ８）の厚みは、圧電共振子（１）の厚みよりも大きい
ので、上記封止板（ｌＯ）には振動空間形成用の凹部を
形成する必要はない。

このような構造の回路基板（Ｐ）と実装構造では、複数
の基材（Ｂｌ）　（Ｂ２）　（Ｂ３）を積層して回路基
板（Ｐ）を構成できる。また前記実施例と同様の効果に
加えて、入出力用リード（１９ａ）　（１９ｂ）及びア
ース用リード（１９ｃ）が第２の基材（Ｂ２）と第３の
基材（Ｂ３）との界面に形成されているので、リード（
１９ａ）　（１９ｂ）（１９ｃ）が断線することがない
。

なお、入出力用リード（１９ａ）　（１９ｂ）及びアー
ス用リード（１９ｃ）は、第３の基材（Ｂ３）に形成さ
れたスルーホールを通じて、第３の基材（Ｂ３）の表面
の入出力部及びアース部と接続してもよい。

また封止板（１０）は上記各実施例のように平板状であ
ってもよく、振動空間形成用の四部が形成されていても
よい。第４図は本発明のさらに他の実施例を示す概略断
面図であり、この例では、回路基板（Ｐ）の収容凹部（
１７）の深さが圧電共振子（１）の厚みに適合している
。すなわち、収容四部（１７）に圧電共振子（１）を収
容した状態で、回路基板（Ｐ）が路面−となる。そこで
、上記圧電共振子（１）と封止板（２０）との間に振動
空間を確保するため、この封止板（２０）には、圧電共
振子（１）の振動領域に対応する凹部（８ｂ）が形成さ
れている。

この実施例の回路基板（Ｐ）と実装構造でも、小形化及
び薄形化でき、安価であると共に、共振特性が安定化す
る。

なお、圧電部品よりも微小で薄い圧電共振子（１）を用
いることにより、小形化及び薄形化できるので、圧電共
振子（１）は、回路基板（Ｐ）の四部に収容される必要
はない。第５図乃至第７図は、それぞれ、本発明の他の
実施例を示す概略断面図であり、これらの例では、いず
れも、回路基板（Ｐ）の四部（２７）は圧電共振子（１
）の振動空間用として形成され、圧電共振子（１）が、
回路基板（Ｐ）の四部（２７）を架設した状態で配置さ
れている。またこれらの例では、圧電共振子（１）の入
出力用引出電極部（４ａ）　（４ｂ）及びアース用引出
電極部（６）は、いずれも、半田などの導電性接合剤に
より、回路基板（Ｐ）の入出力用リード（９ａ）　（９
ｂ）及びアース用リード（９Ｃ）と接続できる。

第５図に示す例では、圧電共振子（１）と略同じ大きさ
の封止板（３０ａ）が使用され、該封止板（３０ａ）に
は、振動空間用の凹部（８ｂ）が形成されている。

また第６図に示す例では、圧電共振子（１）よりも小さ
な封止板（３０ｂ）が用いられ、該封止板（Ｂｏｂ）に
も振動空間用の凹部（８ｃ）が形成されている。さらに
、第７図に示す例では、圧電共振子（１）よりも大きな
封止板（３０ｃ）が用いられ、該封止板（３０ｅ）には
、圧電共振子（１）全体を収容する振動空間用の四部（
８ｄ）が形成されている。

第８図は本発明の実施例を示す概略断面図であり、この
例では、封止板（４０）をも回路基板（Ｐ）の収容四部
（３７）に収容している。すなわち、回路基板（Ｐ）の
収容凹部（３７）は、圧電共振子（１）及び封止板（４
０）の厚みに適合した深さに形成されていると共に、該
収容凹部（３７）には振動空間用の四部（８ａ）が形成
されている。また上記収容四部（３７）には、圧電共振
子（１）と封止板（４０）とが順次収容されていると共
に、上記圧電共振子（１）の入出力用引出電極部（４ａ
）　（４ｂ）及びアース用引出電極部（６）は、それぞ
れ収容凹部（３７）の周壁から回路基板（Ｐ）の表面に
延設された入出力用リード（９ａ）　（９ｂ）及びアー
ス用リード（９Ｃ）に接続されている。

第９図に示す例では、封止板として、他の回路基板を利
用している。すなわち、第１の回路基板（Ｐｌ）と圧電
共振子（１）とは前記第１図及び第２図に示す例と同様
に形成されていると共に、第１の回路基板（ｐｉ）の第
１の収容凹部ωには圧電共振子（１）が収容され、第１
の収容凹部（７）は、第２の回路基板（Ｐｌ）の裏面で
封止されている。また第２の回路基板（Ｐｌ）には、第
１の回路基板（Ｐｉ）と同様に第２の収容凹部■が形成
されている。この第２の収容凹部（２）には、共振周波
数が同−又は異なる圧電共振子（１）が収容され、かつ
第３の回路基板（図示せず）の裏面で封止される。

このような構造の実装構造では、前記各実施例の効果に
加えて、各圧電共振子（１）の入出力用引出電極部（４
ａ）　（４ｂ）及びアース用引出電極部（６）と接続さ
れた入出力用リード（９ａ）　（９ｂ）及びアース用リ
ード（９Ｃ）を、各回路基板（Ｐｉ）（Ｐｌ）の端面で
、又は第３の回路基板の表面に至るスルーホールなどを
介して、それぞれ接続することにより、尖鋭度、フィル
タ特性やトラップ特性を高めることができる。

さらには、第２の収容凹部（′７）に、圧電共振子（１
）に限らず、抵抗素子、コンデンサ素子、半導体素子な
どの所望する素子を収容することにより、圧電共振子（
１）と他の素子とを複合化できる。

第１０図は本発明の他の実施例を示す概略断面図であり
、この例では、圧電共振子（１）と他の素子とを複合化
している。すなわち、第１図に示す例と同様に、回路基
板（Ｐ）の収容四部（７）には、圧電共振子（１）の振
動空間用の凹部（８ａ）が形成されていると共に、上記
収容凹部（Ｄの両側には、２つのチップ型コンデンサ素
子（５１ａ）　（５１ｂ＞が搭載されている。２つのチ
ップ型コンデンサ素子（５１ａ）（５１ｂ）間は、収容
凹部ｑ）に形成された接続リード（図示せず）で接続さ
れていると共に、各チップ型コンデンサ素子（５１ａ）
　（５１ｂ）は、それぞれ、入出力用リード（９ａ）　
（９ｂ）に接続されている。また上記回路基板（Ｐ）の
収容凹部ωには、さらにチップ型抵抗素子（５１ｅ）が
搭載されている。このチップ型抵抗素子（５１ｃ）は、
チップ型コンデンサ素子（５１ａ）　（５１ｂ）と同様
に、収容四部（７）の接続リード（図示せず）により、
入出力用リード（９ａ）　（９ｂ）に接続されている。

このような実装構造では、圧電共振子（１）と機能素子
とを複合化できるだけでなく、小形化及び薄形化できる
。また回路基板（Ｐ）の収容四部ｑ）が封止板（ｌＯ）
で封止されているので、特性が安定化し、信頼性が高い
。

なお、機能素子は圧電基板及び封止板のいずれか一方に
搭載されていればよく、圧電基板と封止板の双方に搭載
されていてもよい。また機能素子は圧電基板及び封止板
の両面に搭載してもよい。

搭載される機能素子は、所望する用途及び特性に応じて
適宜選択でき、上記抵抗素子、コンデンサ素子に限らず
、インダクタンス素子、半導体素子などであってもよい
。また機能素子は、チップ状に限らず、厚膜又は薄膜な
どの膜状であってもよい。

また圧電共振子の入出力用引出電極部及びアース用引出
電極部は、それぞれ、回路基板の配線パターン、すなわ
ち、入出力用リード及びアース用リードと接続可能であ
ればよく、配線構造は特に限定されない。例えば、上記
図示する各実施例では、圧電共振子の入出力用引出電極
部及びアース用引出電極部を圧電基板の端面に形成され
た端面電極を介して、圧電基板の他方の面に延設してい
るが、上記端面電極は必ずしも必要ではない。

圧電共振子の電極形状は、上記実施例の構造に限定され
ず、例えば、圧電基板の両面に共振電極部が形成されて
いると共に、各共振電極部から引出電極部が形成された
電極構造であってもよい。

上記各実施例では、いずれも圧電共振子の共振電極部を
外方に臨まして回路基板に配置しているが、圧電共振子
の共振電極部を回路基板の四部の内方に臨まして配置し
てもよい。

本発明は、上記各実施例に示す圧電共振子に限らず、電
子部品を構成する種々の素子に適用することができる。

［発明の効果］ 以上のように、本発明の回路基板によれば、実装部位に
、凹部が形成されていると共に、上記素子と接続可能な
配線パターンが形成されているので、電子部品を構成す
る素子自体を面実装でき、小形化及び薄形化できる。

また本発明の実装構造によれば、回路基板の四部に素子
が配置され、配線パターンと接続されていると共に、上
記素子が封止されているので、素子自体を面実装しても
、特性が安定化し、信頼性が高いと共に、安価である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略分解斜視図、 第２図は第１図の概略断面図、 第３図は本発明の他の実施例を示す概略断面図、第４図
は本発明のさらに他の実施例を示す概略断面図、 第５図乃至第７図は、それぞれ、本発明の他の実施例を
示す概略断面図、 第８図は本発明の実施例を示す概略断面図、第９図は本
発明の他の実施例を示す概略断面図、第１０図は本発明
の他の実施例を示す概略断面図、 第１１図は従来の電子部品示す概略断面図、第１２図及
び第１３図は従来の圧電共振子の実装構造を示す概略断
面図である。

Claims (2)

【特許請求の範囲】
1. １．素子が面実装される回路基板であって、実装部位に
   、凹部が形成されていると共に、上記素子と接続可能な
   配線パターンが形成されていることを特徴とする回路基
   板。
2. ２．請求項１記載の回路基板の凹部に素子が配置され、
   配線パターンと接続されていると共に、上記素子が封止
   されていることを特徴とする実装構造。