JPH0319173A - フロッピーディスク制御回路 - Google Patents

フロッピーディスク制御回路

Info

Publication number
JPH0319173A
JPH0319173A JP15532489A JP15532489A JPH0319173A JP H0319173 A JPH0319173 A JP H0319173A JP 15532489 A JP15532489 A JP 15532489A JP 15532489 A JP15532489 A JP 15532489A JP H0319173 A JPH0319173 A JP H0319173A
Authority
JP
Japan
Prior art keywords
circuit
floppy disk
output
clock
system clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15532489A
Other languages
English (en)
Inventor
Masataka Sasaki
佐々木 正敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15532489A priority Critical patent/JPH0319173A/ja
Publication of JPH0319173A publication Critical patent/JPH0319173A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は位相同期回路出力と読み取り動作信号Klフロ
ッピーディスクコントローラのシステムクロックの切換
え制御を行うフロ・ノピーディスク制御回路に関するも
のである。
従来の技術 近年、フロッピーディスクドライブ(以下FDD)は機
器の小型軽量化に伴って8インチから6.26インチへ
、そして最近では3.6インチのFDDが多く利用され
るようになってきた。8インチ釦よび6.26インチの
FDDは、記録密度に応じてFDDモーターの回転速度
が統一されているため、フロッピーディスクへ書き込み
、読み出しを行っても問題は無かった。しかし、3.6
インチのFDDは、同じ記録密度で2種類のFDDモー
ターの回転速度が混在しているために、モーターの回転
速度が異ったFDDで書き込み動作を行った場合,フロ
ッピーディスクコントローラは読み取り動作を行うこと
が出来なくなる。このため、モーターの回転速度が異っ
たFDDで書き込んだフロッピーディスクのデータを読
み出す場合には、モーターの回転速度を切換えるか、あ
るいは、フロッピーディスクコントローラがディスク内
のIDフィ一ルドを読み取ることが出来なかったらCP
υがフロッピーディスクコントローラのシステムクロッ
クを切換えるという動作を行っていた。
発明が解決しようとする課題 しかしながら従来の技術では,FDDにモーターの回転
速度を切換える回路、筐たは、メインシステム側ニフロ
ッピーディスクコントローラのシステムクロックを切換
えるためのプログラムを組み込まなければならないとい
う問題を有していた。
本発明は、上記問題点を解決するもので、FDDのモー
ターの回転速度を切換える制御回路を必要とせず、1た
、CPtTを介さずにクロックを切換ることか出来るフ
ロッピーディスク制御回路を提供することを目的とする
課題を解決するための手段 この目的を達或するために本発明のフロッピーディスク
制御回路は、位相同期検出回路出力と読み取り動作信号
によりフロッピーディスクコントローラのシステムクロ
ックを切換えるFR戊を有している。
作用 この構成によってモーターの回転速度が異なるFDDで
書き込筐れたフロッピーディスクのデータを読み出すこ
とが出来る。
実施例 以下、本発明の一実施例について図面を参照しながら説
明する。第1図は本発明の一実施例におけるフロッピー
ディスク制御回路のブロック図、第2図は第1図にかけ
る主要入出力信号の一例を示すタイムチャートである。
第1図は、位相同期回路用システムクロック0と、読み
取りデータaを入力しこれと同期したサンプリングクロ
ックbを発生する位相同期回路1と、前記読み取りデー
タ&シよびサンプリングクロックbを入力し両信号の同
期がとれたことを検出しロック信号Cを出力する位相同
期検出回路2と、リセット信号Rと前記ロック信号Cと
を入力とするフリップフロップ回路(以下FF)aと、
前記FF3の出力dと読み取り動作信号●とフロッピー
ディスクが1回転するごとに出力されるインデックス信
号fとを入力とするアンドゲート(以下AND)4と、
前記リセット信号Rと前記FFsの出力dとを入力しカ
ウント信号h,i,j,kを出力する4ビットカウンタ
回路6と、前記4ビットカウント信号h.i.j.kK
lクロックセレクトM号1ft出力するデコード回路6
と、前記クロックセレクト信号lによりクロック源から
フロッピーディスク制御回路用システムクロックlまた
はnを選択し位相同期回路のシステムクロック0を出力
するクロックセレクト回路7と、前記位相同期回路のシ
ステムクロックOを入力とし’/n分周させることによ
ってフロッピーディスクコントローラのシステムクロッ
クpを生成し出力する分周回路8とから成る。
なお、位相同期検出回路2はフロッピーディスクのシン
クバイトにおいてサンフ゜リングクロックbと読み取り
データaとが1:2の関係を20発程度サンプリングさ
れたときロックしたとみなす公知の回路であり、ロック
信号0はロック時にはハイ“IH”を、非ロック時には
ローItL”を出力する。1た、4ビットカウンタ回路
6はリセット信号Rがハイ“”H”になるとリセットさ
れ、▲ND4の出力gのパルス信号が入力するとカウン
トを開始しカウント信号h,i,j ,kを出力する。
続いて、本実施例の動作について説明する。
リセット信号Rがハイ″H′”になりFF3の出力dt
−ローtゝL”に、4ビソトカウンタ回路6をリセット
する。続いて読み取り動作信号0が・・イIt H 1
9になるとロック信号Cがロー′゜L′”の間はインデ
ックス信号fの立ち上がりエッジに同期して▲ND4の
出力gは・・イIt H 19になり、4ビットカウン
タ回路6ぱカウントを開始しカウント信号h,i,j,
kぱ変化し始める。このカウント信秒h,i,j,kに
よりデコード回路6ではクロックセレクト信号Eを出力
し,クロックセレクト回路7ではクロックセレクト信号
lによってフロノピーテ゜イスク制御回路のシステムク
ロックm1たはnを選択し位相同期回路のシステムクロ
ック0を変化させ、分周回路8では位相同期回路のシス
テムクロック0を分周させてフロッピーディスクコント
ローラのシステムクロックpを生威し出力する。
その後、位相同期検出回路2は位相同期回路1の同期が
とれたことを検出するとロック信号Cはハイ”H”にな
りインデックス信号fが入力しても▲ND4の出力gは
ロー゛゜L′”一定になるため位相同期回路のシステム
クロックOとフロッピーディスクコントローラのシステ
ムクロックpは保持される。
第2図でlはデフード回路出力lがロー”L”の区間は
フロッピーディスク制御回路のシステムクロックmが選
択され、デコード回路出力lがノ・イItH”の区間は
システムクロックnが選択されてロックした状態の例で
、分周回路8は棒分局している例を示している。
以上の様に本実施例によれば、位相同期検出回路dとF
DDからのインデックス信号fとを4ビットカウンタ回
路6へ入力し、さらにカウンタ回路出力h,i,j,k
をデコード回路6へ入力し、クロックセレクト信号lに
よりフロッピーダイスクコントローラのシステムクロッ
クヲ複数個選択することが出来るため、モーターの回転
速度が異なるFDDで書き込んだフロッピーディスクの
データを読み取ることが可能になる。
発明の効果 本発明は、特に位相同期検出回路出力とFDDからのイ
ンデックス信号によりフロッピーディスクコントローラ
のシステムクロックを自動的に切換え制御を行うのでモ
ーターの回転速度が異なるFDDでtき込まれたフロッ
ピーディスクのデータを読み取る際、FDDのモーター
の回転速度を切換えたり、CPUを介してフロッピーデ
ィスクコントローラのシステムクロソクの切換t’k行
5必要がないため、FDD内にモーター切換え制御回路
が不要で、またCPUの負担を軽減するという効果を得
ることが出来るフロンピーディスク制御回路を実現出来
るものである。
【図面の簡単な説明】
第1図は本発明のフロッピーディスク制御回路の一実施
例を示すブロック図、会姿び第2図ぱ第1図における主
要な入出力信号の一例を示すタイムチャートである。 1・・・・・・位相同期回路、2・・・・・・位相同期
検出回路、3・・・・・・フリップフロップ回路、4・
・・・・・アンドゲート、6・・・・・カウンタ回路、
6・・・・・・デコード回路、7・・・・・・クロツク
セレクト回路、8・・・・・分局回路,a・・・・・・
読み取りデータ、b・・・・・サンプリングクロック、
C・・・・・・aツク信号,d・・・・・・FF3出力
、O・・・・・読み取り動作信号、f・・・・・・イン
デックス信号、g・・・・・・▲ND4出力、h,i,
j,k・・・・・・カウント信号、l・・・・・・クロ
ノクセレクト信号、m,n・・・・・・フロッピーディ
スク制御回路システムクロノク,O・・・・・・位相同
期回路システムクロック、p・・・・・・フロッピーデ
ィスクコントローラシステムクロック。

Claims (1)

    【特許請求の範囲】
  1. 読み取りデータに同期してサンプリングクロックを発生
    する位相同期回路と、前記サンプリングクロックと読み
    取りデータとを入力し同期がとれたことを検出する位相
    同期検出回路と、前記位相同期検出回路出力と読み取り
    動作信号を入力とするカウンタ回路と、前記カウンタ回
    路出力を入力とするデコード回路と、前記デコード回路
    出力により位相同期回路用システムクロックを少なくと
    も2段階に切換え制御を行うクロックセレクト回路と、
    前記クロックセレクト回路出力の分周を行う分周回路と
    を備えることを特徴とするフロッピーディスク制御回路
JP15532489A 1989-06-16 1989-06-16 フロッピーディスク制御回路 Pending JPH0319173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15532489A JPH0319173A (ja) 1989-06-16 1989-06-16 フロッピーディスク制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15532489A JPH0319173A (ja) 1989-06-16 1989-06-16 フロッピーディスク制御回路

Publications (1)

Publication Number Publication Date
JPH0319173A true JPH0319173A (ja) 1991-01-28

Family

ID=15603402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15532489A Pending JPH0319173A (ja) 1989-06-16 1989-06-16 フロッピーディスク制御回路

Country Status (1)

Country Link
JP (1) JPH0319173A (ja)

Similar Documents

Publication Publication Date Title
US5357146A (en) Glitch-free clock multiplexer
US6269058B1 (en) Wide capture range circuitry
JP2610397B2 (ja) ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法
US5617392A (en) Method and apparatus for controlling rotation of an optical disk
US5838179A (en) Clock compensation circuit
US6104560A (en) Method and apparatus for data reproducing in disk storage system
JPH0719445B2 (ja) 記録再生用クロック生成回路
JPH0738267B2 (ja) ディスク装置スピンドルモータ制御方式
JPH0319173A (ja) フロッピーディスク制御回路
JPH1069717A (ja) ディスク回転速度制御回路
KR100269498B1 (ko) 광학적 정보 제어 장치 및 그 장치의 동기 방법(optical information control device and synchronizing method thereof)
JPH06236639A (ja) 回 路
US5291588A (en) Control system and method for multiple rate disk drive data transfer with a single oscillator
US6229776B1 (en) Optical disc apparatus for selectively reading data and audio output from CD-ROM
JPS6020361A (ja) フロツピデイスク装置
JPH04345967A (ja) 同期データ取り込み方法および回路
JPH039180Y2 (ja)
JPH04134666A (ja) 制御信号出力回路
JPH02306472A (ja) 同期回路
KR100186394B1 (ko) 광디스크 시스템의 비트클럭 회복장치
JP2689021B2 (ja) データパルス発生装置
JPH04162263A (ja) 情報再生装置
JPH03104057A (ja) フロッピーディスク制御回路
JPH0412542B2 (ja)
JP3251007B2 (ja) デイスクドライブ装置