JPH03191487A - シングルチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシングルチップマイクロコンピュータに関する
。

〔従来の技術〕

従来のシングルチップマイクロコンピュータにおいて、
メモリを外部に拡張した場合の回路図を第４図に示す、
第４図は従来のシングルチップマイクロコンピュータに
２個の外部メモリ（ＲＯＭ：リードオンリーメモリ、Ｒ
ＡＭ：ランダムアクセスメモリなど）を接続した場合の
回路図である。

データバス３は外部メモリ１．外部メモリ２とシングル
チップマイクロコンピュータ４との間でデータの転送を
行うためのバスである。チップセレクト信号５．チップ
セレクト信号６はシングルチップマイクロコンピュータ
４が外部に拡張されたメモリをアクセスする際に、外部
メモリ１．外部メモリ２のどちらかをアクセスするか選
択するロウアクティブの信号である。

下位アドレス７は外部に拡張されたメモリ内のメモリセ
ル（１バイト単位、１ワード単位など）毎のアドレスを
指定する。リード信号８はシングルチップマイクロコン
ピュータ４が外部に拡張されたメモリからデータを読み
出すためのリードストローブである。ライト信号９はシ
ングルチップマイクロコンピュータ４が外部に拡張され
たメモリにデータを書き込むためのライトストローブで
ある。アドレスデコーダ１１は上位アドレス１０をデコ
ードし、チップセレクト信号５．チップセレクト信号６
を出力する。

次に、動作について説明する。外部メモリ１の上位アド
レスはＯＩＨ番地に、外部メモリ２の上位アドレスは０
２Ｈ番地に割り付けられているとする。シングルチップ
マイクロコンピュータ４が外部メモリ１にアクセスする
場合、シングルチップマイクロコンピュータ４は上位ア
ドレス１０として外部メモリ１が割り付けられたアドレ
ス０１Ｈを出力する。アドレスデコーダ１１は上位アド
レス１０（ＯＩＨ）をデコードし、チップセレクト信号
５に”０゛°、チップセレクト信号６にＩＩ　Ｉ　ＩＩ
を出力する。チップセレクト信号はロウアクティブ、す
なわち“ＯＩＩのとき有効なので外部メモリ１が選択さ
れ、外部メモリ２は非選択となりシングルチップマイク
ロコンピュータ４は外部メモリ１のみアクセス可能とな
る。

その後、シングルチップマイクロコンピュータ４が外部
メモリ１からデータを読み出す場合、シングルチップマ
イクロコンピュータ４は外部メモリ１に対し下位アドレ
ス７及びリード信号８を出力する。外部メモリ１はリー
ド信号８が出力されると下位アドレスのデータをデータ
バス３に出力し、シングルチップマイクロコンピュータ
４はデータバス３に出力されたデータを読み込む。

シングルチップマイクロピユータ４が外部メモリ１にデ
ータを書き込む場合、シングルチップマイクロコンピュ
ータ４は外部メモリ１に対し下位アドレス７を出力し、
データバス３に外部メモリ１に書き込むデータを出力し
、外部メモリ１にライト信号９を出力する。外部メモリ
１はライト信号９が出力されるとデータバス３のデータ
を取り込み、シングルチップマイクロコンピュータ４が
指定した下位アドレス７の番地へデータを格納し、書き
込みが行われたことになる。

シングルチップマイクロコンピュータ４が外部メモリ２
にアクセスする場合、シングルチップマイクロコンピュ
ータ４は上位アドレス１０として外部メモリ２が割り付
けられたアドレス０２Ｈを出力する。アドレスデコーダ
１１は上位アドレス１０（０２Ｈ）をデコードし、チッ
プセレクト信号５に°°１′°を、チップセレクト信号
６に０″を出力するため外部メモリ１は非選択、外部メ
モリ２は選択となりシングルチップマイクロコンピュー
タ４は外部メモリ２のみアクセス可能となる。

シングルチップマイクロコンピュータ４が外部メモリ２
に対しデータの読み出し、書き込みを行う場合について
は、シングルチップマイクロコンピュータ４が外部メモ
リ１に対しデータの読み出し、書き込みを行う場合と同
様である。

〔発明が解決しようとする課題〕

上した従来のシングルチップマイクロコンピュータは、
外部に拡張されたメモリをアクセスする際、外部メモリ
に対し直接チップセレクト信号を出力することができな
い、そのためアドレスをデコードしてチップセレクト信
号を出力するアドレスデコーダを外部に構成する必要が
ある。そのため、外付けのアドレスデコーダのためのコ
ストがかかるばかりでなく回路基板の実装面積が増大し
てしまうと・いう欠点がある。

本発明の目的は、低コスト化及び小型化が可能なシング
ルチップマイクロコンピュータを提供することにある。

〔課題を解決するための手段〕

本発明のシングルチップマイクロコンピュータは、外部
メモリのアドレスを保持するアドレスレジスタと、内部
アドレスバスにより供給されたアドレスをラッチするア
ドレスラッチと、前記アドレスレジスタの内容と前記ア
ドレスラッチの内容を比較しその結果に応じたチップセ
クト信号を出力する一致検出回路とを有することを特徴
とする。

〔実施例〕

第１図は本発明のシングルチップマイクロコンピュータ
に２つの外部メモリを接続した場合の回路図である。第
２図は本発明のシングルチップマイクロコンピュータ内
でチップセレクト信号を出力する回路の一実施例である
。

外部メモリ１．外部メモリ２はシングルチップマイクロ
コンピュータ４の外部に拡張された例えばＲＯＭやＲＡ
Ｍ等の外部メモリである。データバス３は外部メモリ１
及び外部メモリ２とシングルチップマイクロコンピュー
タ４との間でデータの転送を行うためのバスである。チ
ップセレクト信号５及びチップセレクト信号６はシング
ルチップマイクロコンピュータ４が外部に拡張されたメ
モリをアクセスする際に、外部メモリ１又は外部メモリ
２のどちらかをアクセスするか選択するロウアクティブ
の信号である。

下位アドレス７は外部に拡張されたメモリ内のメモリセ
ル（１バイト単位、１ワード単位など）毎のアドレスを
指定する。リード信号８はシングルチップマイクロコン
ピュータ４が外部に拡張されたメモリからデータを読み
出すためのリードス）−ローブである。ライト信号９は
シングルチップマイクロコンピュータ４が外部に拡張さ
れたメモリにデータを書き込むためのライトストローブ
である。

アドレスラッチ１３は内部アドレスバス１２の上位アド
レス１０をラッチする。アドレスレジスタ１４は外部メ
モリ１の上位アドレスを保持する。アドレスレジスタ１
５は外部メモリ２の上位アドレスを保持する。

一致検出回路１６はアドレスレジスタ１４の内容と上位
アドレス１０の内容を比較し、一致していれば°゛０”
を、一致していなければ“１″をチップセレクト信号５
として出力する。

−数構出回路１５はアドレスレジスタ１６の内容と上位
アドレス１０の内容を比較し、一致していれば°′０”
を、一致していなければ°１°′をチップセレクト信号
６として出力する。

次に、動作について説明する。外部メモリ１の上位アド
レスはＯＩＨ番地に、外部メモリ２の上位アドレスは０
２Ｈ番地に割り付けられているとする。アドレスレジス
タ１４には外部メモリ１の上位アドレス（ＯＩＨ）を、
アドレスレジスタ１５には外部メモリ２の上位アドレス
（０２Ｈ）をあらかじめ書き込んでおく。

シングルチップマイクロコンピュータ４が外部メモリ１
にアクセスする場合、まずシングルチップマイクロコン
ピュータ４の内部アドレスバス１２の上位アドレス１０
（ＯＩＨ）がアドレスラッチ１３にラッチされる。−数
構出回路１６はアドレスレジスタ１４の内容と上位アド
レス１０を比較し、一致しているため、チップセレクト
信号５は“°０゛′となる。一方、−数構出回路１７は
アドレスレジスタ１５の内容と上位アドレス１０を比較
し、一致していないのでチップセレクト信号６に°゛１
“を出力する。

チップセレクト信号はロウアクティブ、すなわち′０″
が有効なので外部メモリ１は選択、外部メモリ２は非選
択となりシグルチツプマイクロコンピュータ４は外部メ
モリ１のみアクセス可能となる。

シングルチップマイクロコンピュータ４が外部メモリ２
をアクセスする場合、まずシングルチップマイクロコン
ピュータ４の内部アドレスバス１２の上位アドレス１０
　（０２Ｈ）がアドレスラッチ１３にラッチされる。−
数構出回路１６はアドレスレジスタ１４の内容と上位ア
ドレス１０を比較し、一致していないのでチップセレク
ト信号らに１”を出力する。一方、−数構出回路１７は
アドレスレジスタ１５の内容と上位アドレス１０を比較
し、一致しているのでチップセレクト信号６に“０″を
出力する。従って、外部メモリ１は非選択、外部メモリ
２は選択となりシングルチップマイクロコンピュータ４
は外部メモリ２のみアクセス可能となる。

シングルチップマイクロコンピュータ４が外部メモリ１
．外部メモリ２に対しデータの読み出し、書き込みを行
う場合については従来のシングルチップマイクロコンピ
ュータが外部に拡張されたメモリに対しデータの読み出
し、書き込みを行う場合と同様である。

第３図は本発明の第２の実施例におけるシングルチップ
マイクロコンピュータ内でチップセレクト信号を出力す
る回路の例である。

第１の実施例におけるチップセレクト信号の出力端子は
、メモリを外部に拡張しない場合には不要である。した
がってチップセレクト信号の出力端子は通常の出力端子
と兼用した方が望ましい。

そこで本実施例ではチップセレクト信号出力端子を通常
のボートと兼用する。

まず、構成について説明する。アドレスラッチ１３は内
部アドレスバス１２の上位アドレス１０をラッチする。

アドレスレジスタ１４は外部メモリ１の上位アドレスを
保持する。アドレスレジスタ１５は外部メモリ２の上位
アドレスを保持する。−数種出回路１６はアドレスレジ
スタ１４の内容と上位アドレス１０を比較し、一致して
いれば０”を、一致していなければ°゛１″を出力する
。

一致検出回路１７はアドレスレジスタ１５の内容と上位
アドレス１０を比較し、一致していれば”　ｏ　”を、
一致していなければ１″を出力する。端子機能切換回路
１８は端子をチップセレクト信号出力端子とするか、ボ
ートとして使用するかを切換える。端子機能切換信号１
つは端子機能を切換える制御信号である。

次に、動作について説明する。チップセレクト信号５．
チップセレクト信号６が出力されるまでの動作は第１の
実施例と同じである。端子出力２１は通常は（端子機能
切換信号１９が無効レベル）ボート出力２０が出力され
、端子はボートとして機能する。端子機能切換信号１９
が有効レベルになると端子は端子機能切換回路１８によ
りチップセレクト信号出力端子として機能する。再び端
子機能切換信号１９が無効レベルになると端子はボート
として機能する。

以上のように端子機能を切換えることによりチップセレ
クト端子が不要な時は端子をボートとして利用でき、端
子数の増加を防ぐことができる。

〔発明の効果〕

以上説明したように本発明はシングルチップマイクロコ
ンピュータ内部で外部メモリの上位アドレスをデコード
することにより、外部メモリに対し直接チップセレクト
信号を出力することができる。そのため外付けのアドレ
スデコーダのコストが不要となり、また回路基板の実装
面積を縮少でき、低コスト化・小型化がはかれるという
効果がある。

【図面の簡単な説明】

第１図は本発明のシングルチップマイクロコンピュータ
を用いた外部メモリ接続構成図、第２図は本発明の第１
の実施例におけるチップセレクト信号を出力する回路の
図、第３図は本発明の第２の実施例を説明するための回
路図、第４図は従来のシグルチップマイクロコンピュー
タを説明するための回路図である。 １．２・・・外部メモリ、３・・・データバス、４・・
・シングルチップマイクロコンピュータ、５，６・・・
チップセレクト信号、７・・・下位アドレス、８・・・
リード信号、９・・・ライト信号、１０・・・上位アド
レス、１１・・・アドレスデコーダ、１２・・・内部ア
ドレスバス、１３・・・アドレスラッチ、１４．１５・
・・−数種出回路、１６．１７・・・アドレスレジスタ
、１８・・・端子機能切換回路、１９・・・端子機能切
換信号、２０・・・ボート出力、２１・・・端子出力。

Claims (1)

【特許請求の範囲】
1. 外部メモリのアドレスを保持するアドレスレジスタと、
   内部アドレスバスにより供給されたアドレスをラッチす
   るアドレスラッチと、前記アドレスレジスタの内容と前
   記アドレスラッチの内容を比較しその結果に応じたチッ
   プセクト信号を出力する一致検出回路とを有することを
   特徴とするシングルチップマイクロコンピュータ。