JPH03187523A - ディジタル型位相同期発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル型位相同期発振器に関し、特に入力
する基準クロックの整数倍の周波数の出力クロックを得
るディジタル型位相同期発振器に関する。

〔従来の技術〕

従来、ディジタル型位相同期発振器は、第２図に示すよ
うに、位相比較器１０と、ローパスフィルタ（ＬＰＦ）
１１と、電圧制御発振器１２と、プログラマブルディバ
イダ１３から戒り、位相比較器１０に入力する基準パル
スと５．電圧制御発振器１２の出力をプログラマブルデ
ィバイダ１３で分周したパルスとの位相誤差を位相比較
器１０で求め、これをＬＰＦｌｌに通して電圧制御発振
器１２の制御電圧とする位相同期ループで構成されてい
る。

〔発明が解決しようとする課題〕

上述した従来のディジタル型位相同期発振器による位相
同期ループは、位相比較器のダイナミック特性の線形範
囲が一２πから＋２πの範囲以下であるので、基準クロ
ックとプログラマディバイダの出力パルスの周波数が大
きく異なっている状態から同期状態に導入させる過程は
非線形動作となり、応答特性を求めるのが困難であると
いう欠点がある。

〔課題を解決するための手段〕

本発明のディジタル型位相同期発振器は、外部から供給
される周期Ｔの基準クロックを受けて周波数を整数倍し
たＮ／Ｔの出力クロックを発生するディジタル型位相同
期発振器であって、外部から受ける制御入力に比例した
周波数Ｎ／Ｔの出力クロックを発生する周波数可変型発
振器と、前記基準クロックと前記出力クロックを受け前
記出力クロックの位相誤差を前記周期Ｔごとに検出する
誤差検出回路と、前記誤差検出回路の検出する位相誤差
と前記基準クロックを受けて前記位相誤差を零に収束さ
せるように前記制御入力を発生して前記周波数可変型発
振器に前記周期Ｔごとに供給するとともに前記位相誤差
を零とするように収束動作させる前記ディジタル型位相
同期発振器の位相同期ループのループゲインを前記収束
動作を発振状態に導びかないように設定する制御入力発
生回路とを備えて構成される。

また、本発明のディジタル型位相同期発振器は、前記位
相誤差を前記出力クロックの周波数ｆ１と前記基準クロ
ックの周期Ｔとの積ｆｉＴと、あらかじめ設定する前記
Ｎとの差Ｎｆ＋Ｔとして求める構成を有する。

また、本発明のディジタル型位相同期発振器は、前記制
御入力発生における制御入力は、前記位相誤差に対して
前記ループゲインとして機能する第１のゲイン乗数を乗
じたものと、前記位相誤差を積分した累積値に対して前
記ループゲインとして機能する第２のゲイン乗数を乗じ
たものとの加算値として求めた周期Ｔごとの周期ごとの
前記制御入力を累積して発生し、かつ前記収束動作の確
保は前記第１のゲイン乗数と第２のゲイン乗数の設定を
介して行なう構成を有する。

〔実施例〕

次に、図面を参照して本発明を説明する。

第１図は本発明のディジタル型位相同期発振器の一実施
例の構成図である。第１図に示す実施例は、ダウンカウ
ンタ１とプリセット値メモリ２を含み位相誤差を検出す
る位相誤差検出器２０と、第１のループゲイン乗数αを
位相誤差に乗するα倍ゲイン器３と、位相誤差を基準ク
ロック入力ごとに積分して累積する積分器４と、積分器
４の出力に第２のループゲイン乗数βを乗して出力する
β倍ゲイン器５と、加算器６と、積分器７とを備えて制
御入力を出力する制御入力発生回路３０と、制御入力に
対応して周比数Ｎ／Ｔの出力クロックを発生する可変型
発振器８とを備えて構成される。

次に第１図の動作について説明する。

誤差検出回路２０のダウンカウンタ１は、ｔ＝ｔ１で入
力する基準クロックでプリセット値メモリ２のプリセッ
ト値Ｎにプリセットされる。また周波数可変型発振器８
の出力する周波数ｆ１の出力クロックでダウンカウント
され、ｔ＝ｔｌ＋、は次の（１）式で示す値となる、た
だし基準クロックの周期をＴとする。

Ｎ　＋＋ｔ　＝Ｎ　　ｆ　＋　　’　Ｔ・・・・・・・
・・・・・・・・・・・・・・・・・・・・（１）制御
入力補正値発生回路３０の積分器４は、基準クロック入
力ごとに次の（２）式に示す加算を行なう。（２）式に
おいてＰｌは位相誤差Ｎ＋における累積値である。

Ｐ　＋＋１　＝　Ｐ　Ｉ＋　Ｎ　＋＋１・・・・・・・
・・・・・・・・・・・・・・・・・・・・（２）α倍
ゲイン器３．β倍ゲイン器５はそれぞれＮ１Ｐ、をα倍
、β倍する。これより加算器６は基準クロックの周期Ｔ
ごとの制御人力Ｅ、を発生する。

このＥ　Ｉに続＜　Ｅ　＋＋＋は次の（３）式で表現さ
れる。

このような制御人力ＥＩを決定するα、βの設定につい
ては後述して詳細に示す。

Ｅ１＋４＝α・Ｎｌ＋１＋β・Ｐ＋＋１・・・・・・・
・・・・・（３）積分器７は周期側制御人力Ｅｌを吹成
に累積しつつ加算を行ない、実効的には同期別制御人力
Ｅ、を制御入力の周期ごとの補正値として位相誤差の変
動に対する補正処理を行ない、制御入力Ｍｌを決定して
出力する。従ってＭ　ｌ＋１は次の（４〉式で示される
。

Ｍ　＋＋１　＝　Ｍ　１　＋　Ｅ　ｌ＋ｌ・・・・・・
・・・・・・・・・・・・・・・・・・・・・（４）（
４）式においてＭｌはＥ＋入力時の累積値としての制御
入力である０周波数可変型発振器８の出力周波数ｆ−と
制御入力Ｍｌは次の（５〉式の関係で制御入力Ｍ、に対
応して、これをに倍したｆｌを出力し、理想的にはｆｌ
が基準クロックをＮ倍したものとなる。

ｆｌ＝に−Ｍ−・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・（５）さて、こ
のようにして制御人力Ｍ、を安定収束動作のもとで決定
するために、第１のループゲイン乗数α、第２のループ
ゲイン乗数βの設定条件は次のようにして決定される。

前述したＰｔ、Ｍ−の初期値をＰ、＝Ｍ、＝０として、
漸化式たる（１〉〜（５〉式をＺ変換し、Ｆ（ｚ）−ｚ
　（ｆｌ　）について解くと次の（６〉式が得られる。

（６〉式にもとづいて、α、βは次の（７〉式が単位円
内に今を持つように決める。

ｚ”　＋　（（α＋β）Ｋ−Ｔ−２）Ｚ＋１−α・Ｋ−
Ｔ＝０ ・・・・・・・・・・・・・・・（７〉（７）式からα
、βを次の（８）　、　（９）式の如く設定するとＺ＝
Ｏ（主根〉となる。

このときＦ（Ｚ）を逆Ｚ変換してｆｌを求めてみると、 ｆ　＋　＝　＞−’　（Ｆ　（Ｚ）　１（１０） （１０）式の意味するところは、α、βを（８）。

（９〉式のように選ぶと、１＝１２で出力クロックの−
に収束するということである。

すなわち、 周 波数可変型発振器８の出力クロックの周波数は、基準ク
ロックの周波数−のＮ倍に拡大されて収束する。

なお、α、βが式（８）　、　（９）でなくても（７）
式の今が単位円内にあるという条件さえ満たせば、出力
クロックの周波数ｆｌは−に収束する。

こうして、従来の位相誤差検出器のダイナミックレンジ
の直線性にとられれることなく、位相同期発振が確保で
きる。

〔発明の効果〕

以上説明したように本発明は、従来の位相同期ループで
用いられる線形範囲の狭い位相比較器を用いず、入力す
る基準クロック−周期ごとの位相誤差を求め、これを積
分することにより基準クロックと内部の発振器出力との
位相誤差を求め、この位相誤差にもとづいて設定する制
御入力により周波数可変型発振器出力の周波数を所望の
値に安定状態で収束するように制御する位相同期ループ
を構成することにより、広いダイナミックレンジにわた
って位相同期発振の線形動作が確保され、かつこの動作
を解析的にも容易に知ることができるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は従来の位
相同期ループの構成図である。 １・・・ダウンカウンタ、２・・・プリセットメモリ、
３・・・α倍ゲイン器、４・・・積分器、５・・・８倍
ゲイン器、６・・・加算器、７・・・積分器、８・・・
周波数可変型発振器、１０・・・位相比較器、１１・・
・ローパスフィルタ、１２・・・電圧制御発振器、１３
・・・プログラマブルディバイダ、２０・・・誤差検出
回路、３０・・・制御入力補正値発生回路。

Claims (1)

1. 【特許請求の範囲】 １、外部から供給される周期Ｔの基準クロックを受けて
   周波数を整数倍したＮ／Ｔの出力クロックを発生するデ
   ィジタル型位相同期発振器であって、外部から受ける制
   御入力に比例した周波数Ｎ／Ｔの出力クロックを発生す
   る周波数可変型発振器と、前記基準クロックと前記出力
   クロックを受け前記出力クロックの位相誤差を前記周期
   Ｔごとに検出する誤差検出回路と、前記誤差検出回路の
   検出する位相誤差と前記基準クロックを受けて前記位相
   誤差を零に収束させるように前記制御入力を発生して前
   記周波数可変型発振器に前記周期Ｔごとに供給するとと
   もに前記位相誤差を零とするように収束動作させる前記
   ディジタル型位相同期発振器の位相同期ループのループ
   ゲインを前記収束動作を発振状態に導びかないように設
   定する制御入力発生回路とを備えて成ることを特徴とす
   るディジタル型位相同期発振器。 ２、前記位相誤差を前記出力クロックの周波数ｆ＿１と
   前記基準クロックの周期Ｔとの積ｆ＿１Ｔと、あらかじ
   め設定する前記Ｎとの差Ｎ−ｆ＿１Ｔとして求めること
   を特徴とする請求項１記載のディジタル型位相同期発振
   器。 ３、前記制御入力発生における制御入力は、前記位相誤
   差に対して前記ループゲインとして機能する第１のゲイ
   ン乗数を乗じたものと、前記位相誤差を積分した累積値
   に対して前記ループゲインとして機能する第２のゲイン
   乗数を乗じたものとの加算値として求めた周期Ｔごとの
   周期ごとの前記制御入力を累積して発生し、かつ前記収
   束動作の確保は前記第１のゲイン乗数と第２のゲイン乗
   数の設定を介して行なうものであることを特徴とする請
   求項１記載のディジタル型位相同期発振器。