JPH03185895A - 複合多層回路基板の製造方法 - Google Patents
複合多層回路基板の製造方法Info
- Publication number
- JPH03185895A JPH03185895A JP32630689A JP32630689A JPH03185895A JP H03185895 A JPH03185895 A JP H03185895A JP 32630689 A JP32630689 A JP 32630689A JP 32630689 A JP32630689 A JP 32630689A JP H03185895 A JPH03185895 A JP H03185895A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- board
- conductive material
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 35
- 239000006071 cream Substances 0.000 abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 235000011837 pasties Nutrition 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、リジッド基板とフレキシブル基板とを複合多
層化した複合多層回路基板の製造方法に関するものであ
る。
層化した複合多層回路基板の製造方法に関するものであ
る。
従来の技術
近年の電子機器の小型化にともない、混成集積回路が多
用されている。この混成集積回路の一例として、形状を
自由に変えることができるフレキシブル基板上に、リジ
ッド基板を接合した複合多層回路基板がある。
用されている。この混成集積回路の一例として、形状を
自由に変えることができるフレキシブル基板上に、リジ
ッド基板を接合した複合多層回路基板がある。
先ず、本発明の理解を容易にするために第３図を用いて
前述の複合多層回路基板の従来例を説明する。１ｏは表
面に電子部品（図示せず）が実装されたリジッド基板、
１１は７レキシブル基板、１２及び１３はそれぞれ前記
リジッド基板１ｏおよびフレキシブル基板１１上に形成
された導電体層、１４は半田である。すなわち、この複
合多層回路基板ではリジッド基板１０の端部に設けた導
電体層１２と７レキシプル基板１１上の導電体層１３と
を半田１４によシ結合することにより相互の基板間の電
気的導通がとられている。
前述の複合多層回路基板の従来例を説明する。１ｏは表
面に電子部品（図示せず）が実装されたリジッド基板、
１１は７レキシブル基板、１２及び１３はそれぞれ前記
リジッド基板１ｏおよびフレキシブル基板１１上に形成
された導電体層、１４は半田である。すなわち、この複
合多層回路基板ではリジッド基板１０の端部に設けた導
電体層１２と７レキシプル基板１１上の導電体層１３と
を半田１４によシ結合することにより相互の基板間の電
気的導通がとられている。
発明が解決しようとする課題
しかしながら上記のような構成では、フレキシブル基板
側の導電体層と導通をとるためにリジッド基板側の導体
層を基板端部１で引き回す必要があり、リジッド基板上
の部品実装密度が低下し基板の寸法が大きくなるという
欠点があった。
側の導電体層と導通をとるためにリジッド基板側の導体
層を基板端部１で引き回す必要があり、リジッド基板上
の部品実装密度が低下し基板の寸法が大きくなるという
欠点があった。
本発明は、上述の点に鑑み、基板上の導電体層の引き回
しを減少させると共に、部品の実装密度を向上させ、基
板の寸法を小型化できる複合多層回路基板の製造方法を
提供するものである。
しを減少させると共に、部品の実装密度を向上させ、基
板の寸法を小型化できる複合多層回路基板の製造方法を
提供するものである。
課題を解決するための手段
本発明の複合多層回路基板の製造方法は、相互の基板間
の電気的導通をフレキシブル基板に設けられたスルーホ
ール中に充填された導電材によりとることを特徴とする
ものである。
の電気的導通をフレキシブル基板に設けられたスルーホ
ール中に充填された導電材によりとることを特徴とする
ものである。
作用
本発明は、前記したように、フレキシブル基板に形成さ
れたスルーホールを利用してリジッド基板との電気的接
続を得るものであるため、リジッド基板の任意の位置に
おいて接続が可能であり、この結果基板上の導電体の引
き回しは減少し、部品の実装密度は向上し、基板の寸法
は小型化可能になる。
れたスルーホールを利用してリジッド基板との電気的接
続を得るものであるため、リジッド基板の任意の位置に
おいて接続が可能であり、この結果基板上の導電体の引
き回しは減少し、部品の実装密度は向上し、基板の寸法
は小型化可能になる。
ついて図面を参照して説明する。第２図に訃いて、２は
フレキシブル基板であり、リジッド基板１と電気的に接
続したい点にスルーホール７が形成されている。このス
ルーホール７の内側壁および裏面周辺には、導電層６が
形成されている。このスルーホール７がリジッド基板１
に形成された半田ランド４上に位置するように、フレキ
シブル基板２をリジッド基板１に接着剤３により固定す
る。
フレキシブル基板であり、リジッド基板１と電気的に接
続したい点にスルーホール７が形成されている。このス
ルーホール７の内側壁および裏面周辺には、導電層６が
形成されている。このスルーホール７がリジッド基板１
に形成された半田ランド４上に位置するように、フレキ
シブル基板２をリジッド基板１に接着剤３により固定す
る。
その後、クリーム半田あるいは銀ペーストなどのペース
ト状の導電材９をスキージ８を用いて前記スルーホール
Ｔ内に充填する。しかる後に、例えばリフロー加熱する
ことにより、第１図に示すように前記スルーホールの導
電層５とリジッド基板１０半田ランド４とを前記導電材
９により電気的に接続する。
ト状の導電材９をスキージ８を用いて前記スルーホール
Ｔ内に充填する。しかる後に、例えばリフロー加熱する
ことにより、第１図に示すように前記スルーホールの導
電層５とリジッド基板１０半田ランド４とを前記導電材
９により電気的に接続する。
なお、前述の実施例においては、フレキシブル基板２と
リジッド基板１とを接着剤３によシ固定後に、スルーホ
ール７にペースト状導電材９を充填せしめた例を示した
が、予じめフレキシブル基板２のスルーホール７にペー
スト状導電材９を充填した後に、そのフレキシブル基板
２とリジッド基板１とを接合しても良いものである。
リジッド基板１とを接着剤３によシ固定後に、スルーホ
ール７にペースト状導電材９を充填せしめた例を示した
が、予じめフレキシブル基板２のスルーホール７にペー
スト状導電材９を充填した後に、そのフレキシブル基板
２とリジッド基板１とを接合しても良いものである。
渣た、ペースト状導電材９としてクリーム半田を使用す
る場合、フレキシブル基板側導電体６にリジッド基板側
半田ランド４と比較して半田濡れ性が低い材料を用いる
ことにより、加熱溶解時の半田のフレキシブル基板側へ
のすいあがりにともなう電気的導通不良の発生を防止す
ることが可能である。
る場合、フレキシブル基板側導電体６にリジッド基板側
半田ランド４と比較して半田濡れ性が低い材料を用いる
ことにより、加熱溶解時の半田のフレキシブル基板側へ
のすいあがりにともなう電気的導通不良の発生を防止す
ることが可能である。
発明の効果
以上のように本発明の複合多層回路基板の製造方法によ
れば、簡単な方法で製造することができ、基板間、の電
気的導通をとるための導電材がスルーホール部分に収唸
った構造を有すため、スルーホール部分の上にチップ部
品の実装が可能であり、互いに接着した基板間の電気的
導通は任意の位置に形成したスルーホールを介してとら
れるため電気的導通をとるための導電体パターンの引き
回しが減少し、基板上に高密度の部品実装が可能となる
実用上きわめて有利なものである。
れば、簡単な方法で製造することができ、基板間、の電
気的導通をとるための導電材がスルーホール部分に収唸
った構造を有すため、スルーホール部分の上にチップ部
品の実装が可能であり、互いに接着した基板間の電気的
導通は任意の位置に形成したスルーホールを介してとら
れるため電気的導通をとるための導電体パターンの引き
回しが減少し、基板上に高密度の部品実装が可能となる
実用上きわめて有利なものである。
第１図は本発明の一実施例における複合多層回路基板の
製造方法によシ作威された複合多層回路基板の断面図、
第２図は同製造方法におけるスルーホールへのペースト
状導電材の充填工程を示す断面図、第３図は従来法によ
シ作威された複合多層回路基板の断面図である。 １・・・・・・リジッド基板、２・・・・・・フレキシ
ブル基板、３・・・・・・接着剤、４・・・・・・半田
ランド、５・・・・・・導電体、７・山・・スルーホー
ル、９・・・・・・ペースト状導電材。
製造方法によシ作威された複合多層回路基板の断面図、
第２図は同製造方法におけるスルーホールへのペースト
状導電材の充填工程を示す断面図、第３図は従来法によ
シ作威された複合多層回路基板の断面図である。 １・・・・・・リジッド基板、２・・・・・・フレキシ
ブル基板、３・・・・・・接着剤、４・・・・・・半田
ランド、５・・・・・・導電体、７・山・・スルーホー
ル、９・・・・・・ペースト状導電材。
Claims (2)
- （１）スルーホール中に予じめペースト状の導電材が充
填されたフレキシブル基板を、リジッド基板上に形成さ
れた半田ランド上に前記スルーホールが位置するように
前記リジッド基板に接着剤により接合し、しかる後に前
記ペースト状の導電材を加熱することにより、フレキシ
ブル基板とリジッド基板を電気的に接続することを特徴
とする複合多層回路基板の製造方法。 - （２）スルーホールの形成されたフレキシブル基板をリ
ジッド基板上に形成された半田ランド上に前記スルーホ
ールが位置するようにリジッド基板に接着剤により接合
し、しかる後に、前記スルーホール内にペースト状導電
材を充填するとともにそのペースト状導電材を加熱する
ことにより前記フレキシブル基板とリジッド基板を電気
的に接続することを特徴とする複合多層回路基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32630689A JPH03185895A (ja) | 1989-12-15 | 1989-12-15 | 複合多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32630689A JPH03185895A (ja) | 1989-12-15 | 1989-12-15 | 複合多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03185895A true JPH03185895A (ja) | 1991-08-13 |
Family
ID=18186294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32630689A Pending JPH03185895A (ja) | 1989-12-15 | 1989-12-15 | 複合多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03185895A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0638225A1 (en) * | 1993-03-01 | 1995-02-15 | Motorola, Inc. | Feedthrough via connection method and apparatus |
-
1989
- 1989-12-15 JP JP32630689A patent/JPH03185895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0638225A1 (en) * | 1993-03-01 | 1995-02-15 | Motorola, Inc. | Feedthrough via connection method and apparatus |
| EP0638225A4 (en) * | 1993-03-01 | 1995-08-30 | Motorola Inc | METHOD AND ARRANGEMENT FOR CONNECTING A VIA CONTACT. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453549B1 (en) | Method of filling plated through holes | |
| JPH02100392A (ja) | 回路板と半田付けの方法 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP2791995B2 (ja) | プリント配線板 | |
| JPH03185895A (ja) | 複合多層回路基板の製造方法 | |
| JPH06120634A (ja) | セラミックス基板のスルーホール構造およびスルーホールセラミックス基板の製造方法 | |
| JPH0492496A (ja) | プリント基板の製造方法と電子部品の実装方法 | |
| JPH03120892A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2926902B2 (ja) | プリント配線基板 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP3440786B2 (ja) | プリント配線板 | |
| JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
| JPH04302193A (ja) | プリント基板 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JPH10335388A (ja) | ボールグリッドアレイ | |
| JPH04119689A (ja) | プリント配線板 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JP2002076629A (ja) | 複合多層配線基板 | |
| JPH0491494A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH01241895A (ja) | 多層型ブラインドスルホール配線板の製造方法 | |
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| JPH08213748A (ja) | 基板およびその製造方法 | |
| JPH08228075A (ja) | 基板の製造方法 |