JPH03185738A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電界効果トランジスタの構造に関するもので
ある。

〔従来の技術〕

第２図は、例えば特開昭６２−０４５１８５号公報に開
示されている従来の、ｐａｔ！！埋込み層を有するｎチ
ャネル型電界効果トランジスタの断面図であり。

同図において、（１）は半絶縁性半導体基板、（５）は
ソースｎ・層、（６）はドレインｎ・層、（７）はゲー
ト電極、（１１）はｎチャネル層、（１２）はｐ型埋込
み層である。

コノ従来ノミ界効果トランジスタでは、半絶縁性半導体
基板（１）内にｐＨ１埋込み層（１２）が形成されてい
て、その埋込み層内にはソースｎ−層（５）、ドレイン
領域層（６）、及びこの両層を結合するｎチャネル層（
１１）が形成されている。また、そのチャネル層上には
ゲート電極（７）が形成されている。

ｎチャネル層（１１）の下のｐ型埠込み層（１２）εよ
このｎチャネル層（１１）及びソースｎ・層（５）、ド
レイン領域層（６）に対して逆の導電型であるため、ｎ
チャネル層（１１）とｐ型埋込み層（１２）の間、また
ソースｎ−層（５）、ドレインｎ・層（６）とｐ型埋込
み層（１２）の曲に接合バリアが形成される。その接合
ノくリアの大きさはｐ型埋込み層（１２）が無い場合に
比べると大きいため、キャリア（電子）のｎチャネル層
（１１）からその層下へのしみ出し、あるいはソースｎ
・層（５）、ドレインｎ−層（６）からｎチャネル層（
１１）下へのしみ出しが抑制されるため、いわゆる短チ
ヤネル効果が抑制される。１２！に、この電界効果トラ
ンジスタの近傍にα線が入射した場合に生ずる電子−正
孔対の電子は、ｐ型埋込み層（１２）がイｆ在するため
キャリア寿命が短かく、従って。

ソースｎ゛屑（５）、ドレインｎ−層（６）、あるいは
ｎチャネル層（１１）の電子濃度変化を起こす確率は小
さくなるので、ソフトエラー耐性は向上する。

〔発ＩＪＩが解決しようとする課題〕

従来のｐ型埋込み電界効果トランジスタは以上のように
構成されているので、短チヤネル効果を抑制し、しかも
ソフトエラー耐性を向上させるという利点はあるが、ゲ
ート寄生容量が増大するという欠点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、短チヤネル効果の抑制、ソフトエラー耐性
の向上、ゲート寄生容量増加の防止を同特に可能とする
電界効果トランジスタを得ることを［１的とする。

〔課題を解決するための手段〕

この発ＩＪＪに係る電界効果トランジスタは、高濃度チ
ャネル領域直下にこれとは逆導電型の高濃度領域を形成
し、且つ、高濃度ソース領域、高濃度ドレイン領域、上
記逆導電型の高濃度領域を囲むその逆導電型と同じ導電
型の低濃度領域を形威し、更に、チャネル領域上にこの
チャネル領域と同じ導電型の低濃度領域あるいは真性領
域を形成したものである。

〔作　　　用〕

この発ＩＪ１における電界効果トランジスタでは、高濃
度チャネル領域直下に形成された逆導電型の高濃度領域
によりチャネル領域から基板側へ電子がしみ出すのが抑
制されて、短チヤネル効果が低減される。また、高濃度
ソース領域、高濃度ドレイン領域、上記逆導電型の高濃
度領域を囲むその逆導電型と同じ導電型の低濃度領域に
より、α線入射により発生する電子の寿命は十分に小さ
くなり、ゲート寄生容量の増大も十分に阻止される。

四に、高濃度チャネル領域上に形成されたその領域と同
じ導電型の低濃度領域あるいは真性領域によりゲートシ
ョットキー障壁の低下は抑制される。

〔実　施　例〕

以下、この発明の一実施例による電界効果トランジスタ
を第１図によって説明する。同図において、（１）はＧ
ａＡｓあるいはＩｎＰ等の半絶縁性半導体基板、（２）
は高濃度ｎ（すなわちＶ）チャネル屑、（３）は高濃度
ｐ（すなわちｐｏ）型埋込み居、（４）は低濃度ｐ（す
なわちｐ−）型埋込み層、（５）はソースｎ−層、（６
）はドレインｎ・層、（７）はゲート電極、（８）は低
濃度ｎ（すなわちｎ−）層あるいは真性（すなわちｉ）
層である。

この電界効果トランジスタでは、半絶縁性半導体基板（
１）内にｐ〜型埋込み層（４）が形成されていて、その
埋込み層内にはソースｎ−層（５）、ドレインｎ・層（
６）、この両層を結合するＶチャネル層（２）、及びこ
のチャネル層下にｐ−型埋込みＲ（３）がそれぞれ形成
されている。また、ｎ゛チヤネル層２）上には、ｎ−−
ＧａＡｓ、　１−ＧａＡｓ、　ｎ−Ａｎ　Ｇａｋｓ。

ｉ　−ＡＪＩＧａＡｓ、あるいは、その他の、ｎ１チヤ
ネル屑（２）の材料よりもバンドギャップが大きい「−
１−の３元混晶等の層（８）が形成され、更にその居士
にはゲート電極（７）が形成されている。

ｎ°チャネル層（２）の直下に形成された比較的薄いｐ
・型埋込み層（３）は高濃度１層であるため、ｎ。

チャネル！（２）　、　　ソースｎ・層（５）、ドレイ
ンｎ・層（６）の電子が基板（１）側へしみ出すのを十
分に抑制することができるので、短チヤネル効果が低減
される。また、ソースｎ−層（５）とドレインＶ層（６
）を囲むｐ−型埋込み層（４）はα線の入射により発生
する電子の寿命を十分に小さくする。１Ｊ！に、このｐ
〜型埋込み層（４）は低濃度であるため、ゲート寄生容
量の増大は十分に阻止される。

また、ｎ゛チヤネル層２）はその直下に高濃度９層、す
なわちｐ°型埋込み層（３）を形成するために高濃度で
あることが必要であるが、そのためにゲ−ト電極（７）
との間のショットキーｌＩｌ壁が低下する。それ故、こ
れを防止するために、ｎ゛チヤネル層２）とゲート電極
（７）との間にｎ−あるいはｉの層（８）を設けている
。これによって、電界効果トランジスタの入力振幅が低
下するおそれはない。

〔発明の効果〕

以上のように、この発明によれば、高濃度チャネル領域
直下に逆導電型の高濃度領域を形成し、成したので、ゲ
ート害虫容量の増加を伴なうことなく短チヤネル効果の
抑制、ソフトエラー耐性の向上を可能にする。

また、高濃度チャネル領域上にこの領域と同じ導電型の
低濃度領域あるいは真性領域を形成するように構成した
ので、ゲートシ、ットキー障壁を高くすることができる
。

【図面の簡単な説明】

第１図はこの発明の一実施例による電界効果トランジス
タの構造を示す断面図、第２図は従来の電界効果トラン
ジスタの構造を示す断面図である。 （１）は半導体基板、（２）は高濃度チャネル領域、（
３）は逆導電型の高濃度領域、（４）は逆導電型の低濃
度領域、（５）は高濃度ソース領域、（６）は高濃度ド
レイン領域、（７）はゲート電極、（８）は低濃度領域
あるいは真性領域である。 なお１図中、同一符号は同−又は相当部分を示す。 代　　理　　人　　　　　大　　　岩　　　増　　　雄
第１ 図 ８・ｗ４瓢加川Ａ 桑２　回 １９事件の表示 特願叱平１−３２６２８３号 ２、発明の名称 電界効果トランジスタ ３、補正をする者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住　所　　　　東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 氏名　（７３７５）弁理士大岩増雄 （連絡先０３（２１３）３４２１持許部）　　　　　・
５、補正の対魚 １１細害の「発Ｉｌｌの詳細な説明」の欄。 ６、補正の内容 （１）　　明細出の第５頁第１９行乃至第２ｏ行中の「
その連込み層内にはソースｎ４層（５）　、　　トレイ
ンｎ４層（６）　、　Ｊを「その埋込み層内にはチャネ
ル肘（２）と同じ導電型のソースｎ０層（５）、同しく
チャネル層（２）と同じ導電型のトレインｎ３層（６）
　、　Ｊと訂正します。 （２〉　同書第６頁第１８行乃至第２０行中の「また　
ｎ＋チャネル層（２）は・・・・・必要であるか、」を
「また、電界効果トランジスタの高性能化のために１例
えば電界効果トランジスタの電流開動能力を向上させる
ために、ｎ０チャネル層（２）は高濃度化されているか
、」と訂正します。 以上

Claims (1)

【特許請求の範囲】
1. （１）半導体基板内に同一導電型の高濃度ソース領域、
   高濃度ドレイン領域及びこれらの両領域を結合する高濃
   度チャネル領域が形成され、且つ該チャネル領域の直下
   に逆導電型の高濃度領域が形成され、且つ、該逆導電型
   と同じ導電型の低濃度領域が上記ソース領域、ドレイン
   領域、逆導電型の高濃度領域を囲むように上記半導体基
   板内に形成され、且つ、上記チャネル領域上に該領域と
   同一導電型の低濃度領域あるいは真性領域が形成され、
   且つ、該低濃度領域あるいは真性領域上にゲート電極が
   形成されて構成された電界効果トランジスタ。