JPH03183143A - 半導体装置及びその実装構造 - Google Patents
半導体装置及びその実装構造Info
- Publication number
- JPH03183143A JPH03183143A JP1321300A JP32130089A JPH03183143A JP H03183143 A JPH03183143 A JP H03183143A JP 1321300 A JP1321300 A JP 1321300A JP 32130089 A JP32130089 A JP 32130089A JP H03183143 A JPH03183143 A JP H03183143A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- bumps
- circuit board
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、テープキャリヤ方式の半導体装置及びその実
装構造に関するものである。
装構造に関するものである。
［従来の技術］
テープキャリヤ方式（以下ＴＡＢ方式という）の半導体
装置は、ポリイミドフィルムやポリエステルフィルムか
らなるテープの１駒ごとに多数のリードを形成し、この
リードの先端部に半導体素子の電極をそれぞれ接合し、
テープを切断したのちプリント基板等に実装するように
したもので、小形化が可能であり、高密度実装に適して
いる。
装置は、ポリイミドフィルムやポリエステルフィルムか
らなるテープの１駒ごとに多数のリードを形成し、この
リードの先端部に半導体素子の電極をそれぞれ接合し、
テープを切断したのちプリント基板等に実装するように
したもので、小形化が可能であり、高密度実装に適して
いる。
第６図はＴＡＢ方式の半導体装置の一例を示す平面図及
びそのＩ−１断面図である。図において、（１）はキャ
リヤフィルム、（２）は後述の半導体素子（４）の表面
積より若干大きい面積のデバイスホ−ル、（３）はキャ
リヤフィルム（１）に設けられた銅の如き導電率の高い
、厚さ０．３〜０．５１１１％幅０．３〜０．５ｍ１１
程度の金属箔からなる多数の導電パターン（以下リード
という）で、その一部はデバイスホール（２）内に突出
してインナーリード（３ａ〉を形成している。（４）は
デバイスホール（２）内に配設された半導体素子で、そ
の電極にはそれぞれ対応するインナーリード（３ａ）が
接続されている。
びそのＩ−１断面図である。図において、（１）はキャ
リヤフィルム、（２）は後述の半導体素子（４）の表面
積より若干大きい面積のデバイスホ−ル、（３）はキャ
リヤフィルム（１）に設けられた銅の如き導電率の高い
、厚さ０．３〜０．５１１１％幅０．３〜０．５ｍ１１
程度の金属箔からなる多数の導電パターン（以下リード
という）で、その一部はデバイスホール（２）内に突出
してインナーリード（３ａ〉を形成している。（４）は
デバイスホール（２）内に配設された半導体素子で、そ
の電極にはそれぞれ対応するインナーリード（３ａ）が
接続されている。
上記のように構成した半導体装置（１０）を例えばプリ
ント基板に実装するには、半導体装置（１０〉のリード
（３）にはんだコーティングを施すと共に、プリント基
板の導電パターンの表面にはんだ鍍金を施し、第７図に
示すように半導体装置（１０）の能動面をプリント基板
（５〉と対向させて各リード（３）をプリント基板（５
）の導電パターン（６）にそれぞれ対応させて搭載し、
ボンディングツールによりリード（３）を加圧、加熱し
て両者を接続する。
ント基板に実装するには、半導体装置（１０〉のリード
（３）にはんだコーティングを施すと共に、プリント基
板の導電パターンの表面にはんだ鍍金を施し、第７図に
示すように半導体装置（１０）の能動面をプリント基板
（５〉と対向させて各リード（３）をプリント基板（５
）の導電パターン（６）にそれぞれ対応させて搭載し、
ボンディングツールによりリード（３）を加圧、加熱し
て両者を接続する。
［発明が解決しようとする課題］
従来の半導体装置は上記のように構成されていたので、
プリント基板等（５）への実装にあたってリード（３）
及び又は導電パターン（６）に設Ｃすたはんだが流出し
、第８図に示すように隣接するリード（３）、（３）間
あるいは導電パターン（６）、（８）間と連通し、いわ
ゆるはんだブリッジ（７ａ）を形成することが屡々あり
、不良品が発生し易く歩留りが悪かった。このため、リ
ードのピッチを小さくすることができなかった。
プリント基板等（５）への実装にあたってリード（３）
及び又は導電パターン（６）に設Ｃすたはんだが流出し
、第８図に示すように隣接するリード（３）、（３）間
あるいは導電パターン（６）、（８）間と連通し、いわ
ゆるはんだブリッジ（７ａ）を形成することが屡々あり
、不良品が発生し易く歩留りが悪かった。このため、リ
ードのピッチを小さくすることができなかった。
本発明は上記の課題を解決すべくなされたもので、はん
だブリッジが発生するおそれがなく、歩留りが向上しそ
の上リードのピッチを小さくできる半導体装置及びその
実装構造を得ることを目的としたものである。
だブリッジが発生するおそれがなく、歩留りが向上しそ
の上リードのピッチを小さくできる半導体装置及びその
実装構造を得ることを目的としたものである。
［課題を解決するための手段１
本発明に係る半導体装置は、テープキャリヤ方式の半導
体装置のリードにバンプを設けたものである。
体装置のリードにバンプを設けたものである。
また、本発明に係る半導体装置の実装構造は、テープキ
ャリヤ方式の半導体装置のリード若しくはプリント基板
等の導電パターン又はこれら両者にバンプを設け、半導
体装置のリードをバンプの熱融着によりプリント基板等
の導電パターンに接続したものである。
ャリヤ方式の半導体装置のリード若しくはプリント基板
等の導電パターン又はこれら両者にバンプを設け、半導
体装置のリードをバンプの熱融着によりプリント基板等
の導電パターンに接続したものである。
［作 用］
半導体装置をプリント基板等の上に載置してリードをそ
れぞれ対応する導電パターンと整合させ、ボンディング
ツールによりリードを加熱、加圧し、バンプを溶融させ
てリードと導電パターンを融着させる。
れぞれ対応する導電パターンと整合させ、ボンディング
ツールによりリードを加熱、加圧し、バンプを溶融させ
てリードと導電パターンを融着させる。
［実施例］
第１図は本発明実施例の模式図である。なお、第６図、
第７図で示した従来例と同じ部分には同じ符号を付し、
説明を省略する。（８〉はキャリヤフィルム（１）の反
対側（半導体素子（４）の能動面側）において、リード
（３）の端部に、例えばＡｕやはんだ鍍金あるいは蒸着
などによって形成したバンプである。
第７図で示した従来例と同じ部分には同じ符号を付し、
説明を省略する。（８〉はキャリヤフィルム（１）の反
対側（半導体素子（４）の能動面側）において、リード
（３）の端部に、例えばＡｕやはんだ鍍金あるいは蒸着
などによって形成したバンプである。
上記のように構成した半導体装置を例えばプリント基板
に実装するには、第４図に示すように、加工台（１５）
上に載置されたプリント基板（５〉上に半導体装置（１
０）を搭載し、バンプ（８）が形成された各リード（３
）をこれに対応する導電パターン（６）にそれぞれ整合
させる。次に、内蔵したヒータ（Ｉ２）により加熱され
たボンディングツール（１１）を下降させて、その第１
の当接部（１３）をバンプ（８〉の上面のリード（３）
に、また、第２の当接部（Ｉ４）をキャリヤフィルム（
１〉に当接させる。これによりバンプ（８）は熱伝導の
良好なリード（３）を介して加熱されるので、ボンディ
ングツール（１１）を加熱された状態で圧下することに
より、バンプ（８）は導電パターン（８〉に融着し、リ
ード（３）と導電パターン（６〉は接続される。
に実装するには、第４図に示すように、加工台（１５）
上に載置されたプリント基板（５〉上に半導体装置（１
０）を搭載し、バンプ（８）が形成された各リード（３
）をこれに対応する導電パターン（６）にそれぞれ整合
させる。次に、内蔵したヒータ（Ｉ２）により加熱され
たボンディングツール（１１）を下降させて、その第１
の当接部（１３）をバンプ（８〉の上面のリード（３）
に、また、第２の当接部（Ｉ４）をキャリヤフィルム（
１〉に当接させる。これによりバンプ（８）は熱伝導の
良好なリード（３）を介して加熱されるので、ボンディ
ングツール（１１）を加熱された状態で圧下することに
より、バンプ（８）は導電パターン（８〉に融着し、リ
ード（３）と導電パターン（６〉は接続される。
第２図は本発明の別の実施例を示すもので、本実施例は
プリント基板（５）等の導電パターン（６）上に、ＡＵ
、はんだ等からなるバンプ（８ａ〉を設けたものである
。
プリント基板（５）等の導電パターン（６）上に、ＡＵ
、はんだ等からなるバンプ（８ａ〉を設けたものである
。
上記のように構成したプリント基板（５）に半導体装置
（１０）を実装するには、例えば１４５図に示すように
ヒータ（１６）によって加熱されている加工台（１５〉
上にプリント基板（５）を載置し、半導体装置（１０〉
をプリント基板（ｌＯ）上に搭載してリード（３）をそ
れぞれ対応する導電パターン（６〉のバンプ（８）と整
合させ、ボンディングツール（１１〉を下降させてその
当接部（１３）をキャリヤフィルム（１）に当接させ、
両面から加熱してボンディングツール（１１）を圧下す
れば、バンプ（８ａ）はリード（３）に融着し、リード
（３）は導電パターン（６〉に接続される。
（１０）を実装するには、例えば１４５図に示すように
ヒータ（１６）によって加熱されている加工台（１５〉
上にプリント基板（５）を載置し、半導体装置（１０〉
をプリント基板（ｌＯ）上に搭載してリード（３）をそ
れぞれ対応する導電パターン（６〉のバンプ（８）と整
合させ、ボンディングツール（１１〉を下降させてその
当接部（１３）をキャリヤフィルム（１）に当接させ、
両面から加熱してボンディングツール（１１）を圧下す
れば、バンプ（８ａ）はリード（３）に融着し、リード
（３）は導電パターン（６〉に接続される。
なお、上記の実施例では導電パターン（６〉に設けたバ
ンプ（８ａ）が、半導体装置（ｌＯ）の熱伝導の悪いキ
ャリヤフィルム（１〉の直下に位置するので、両面から
加熱してバンプ（８ａ〉の融着を促進するようにしたが
、バンプ（８ａ〉がキャリヤフィルム（１）から外れた
位置に設けられている場合は、加工台（１５〉の加熱を
省略し、第４図に示すようなボンディングツールを用い
てボンディングしてもよい。
ンプ（８ａ）が、半導体装置（ｌＯ）の熱伝導の悪いキ
ャリヤフィルム（１〉の直下に位置するので、両面から
加熱してバンプ（８ａ〉の融着を促進するようにしたが
、バンプ（８ａ〉がキャリヤフィルム（１）から外れた
位置に設けられている場合は、加工台（１５〉の加熱を
省略し、第４図に示すようなボンディングツールを用い
てボンディングしてもよい。
第３図は本発明のさらに別の実施例を示すものである。
本実施例においては、半導体装置（１ｏ）のリード（３
）と、プリント基板（５〉の導電パターン（６）の両者
にバンプ（８） 、 （８ａ）を設けたもので、その実
装手段は第１図、第２図の実施例の場合と同様である。
）と、プリント基板（５〉の導電パターン（６）の両者
にバンプ（８） 、 （８ａ）を設けたもので、その実
装手段は第１図、第２図の実施例の場合と同様である。
［発明の効果］
以上詳記したように、本発明は、半導体装置のリード若
しくはプリント基板等の導電パターン又はその両者にバ
ンプを設け、熱融着によりリードを導電パターンに接続
して半導体装置をプリント基板等に実装するようにした
ので、実装にあたってはんだブリッジの発生を防止する
ことができる。
しくはプリント基板等の導電パターン又はその両者にバ
ンプを設け、熱融着によりリードを導電パターンに接続
して半導体装置をプリント基板等に実装するようにした
ので、実装にあたってはんだブリッジの発生を防止する
ことができる。
このため従来７０％程度であった歩留りを９５％程度ま
で向上させることができ、またリードのピッチも従来０
．５關程度が限度であったのを０．２ｍｍ程度まで小さ
くすることができるので、高密度実装が可能になるなど
、実施による効果大である。
で向上させることができ、またリードのピッチも従来０
．５關程度が限度であったのを０．２ｍｍ程度まで小さ
くすることができるので、高密度実装が可能になるなど
、実施による効果大である。
第１図（ａ）は本発明実施例の模式図、（ｂ）はその要
部の拡大図、第２図、第３図は本発明の他の実施例の模
式図、第４図及び第５図は本発明の実施例を示す模式図
、第６図（ａ）従来のテープキャリヤ方式の半導体装置
を模式的に示した平面図、（ｂ）はそのＩ−１断面図、
第７図（ａ）は第６図の半導体装置の実施例の平面図、
（ｂ）はその■−■断面図、第８図は第７図（ａ）の要
部拡大図である。 １：キャリヤフィルム、３：リード、４：半導体素子、
５ニブリント基板、６：導電パターン、８．８ａ：バン
プ、ｌＯ：半導体装置、１１：ボンディングツール、１
５：加工台。
部の拡大図、第２図、第３図は本発明の他の実施例の模
式図、第４図及び第５図は本発明の実施例を示す模式図
、第６図（ａ）従来のテープキャリヤ方式の半導体装置
を模式的に示した平面図、（ｂ）はそのＩ−１断面図、
第７図（ａ）は第６図の半導体装置の実施例の平面図、
（ｂ）はその■−■断面図、第８図は第７図（ａ）の要
部拡大図である。 １：キャリヤフィルム、３：リード、４：半導体素子、
５ニブリント基板、６：導電パターン、８．８ａ：バン
プ、ｌＯ：半導体装置、１１：ボンディングツール、１
５：加工台。
Claims (4)
- （１）キャリヤフィルムにデバイスホールと多数のリー
ドを形成し、前記デバイスホールに配設した半導体素子
の電極に前記リードの一端をそれぞれ接続してなる半導
体装置において、 前記リードの他端にバンプを設けたことを特徴とする半
導体装置。 - （２）テープキャリヤ方式の半導体装置のプリント基板
等への実装構造において、 前記半導体装置のリードにそれぞれバンプを設け、前記
リードを該リードに設けたバンプの熱融着により前記プ
リント基板等の導電パターンに接続したことを特徴とす
る半導体装置の実装構造。 - （３）半導体装置のリードに設けたバンプに代えてプリ
ント基板等の導電パターンにバンプを設けたことを特徴
とする請求項（２）記載の半導体装置の実装構造。 - （４）半導体装置のリードにバンプを設けると共に、プ
リント基板等の導電パターンにもバンプを設けたことを
特徴とする請求項（２）記載の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321300A JPH03183143A (ja) | 1989-12-13 | 1989-12-13 | 半導体装置及びその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1321300A JPH03183143A (ja) | 1989-12-13 | 1989-12-13 | 半導体装置及びその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03183143A true JPH03183143A (ja) | 1991-08-09 |
Family
ID=18131037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1321300A Pending JPH03183143A (ja) | 1989-12-13 | 1989-12-13 | 半導体装置及びその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03183143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100242740B1 (ko) * | 1995-09-29 | 2000-02-01 | 니시무로 타이죠 | 열압착장치 |
-
1989
- 1989-12-13 JP JP1321300A patent/JPH03183143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100242740B1 (ko) * | 1995-09-29 | 2000-02-01 | 니시무로 타이죠 | 열압착장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH03183143A (ja) | 半導体装置及びその実装構造 | |
| JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| JPH09153562A (ja) | パッド・エリア・アレイ・パッケージにソルダ・ボールを取り付ける方法 | |
| JPH01270390A (ja) | 電子部品の印刷回路基板への取付け方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JPH07335694A (ja) | 電子デバイス | |
| JPH1187906A (ja) | 半導体装置およびその実装方法 | |
| JPH02231737A (ja) | 電極の接続方法 | |
| JP2546706B2 (ja) | はんだバンプ成形用治具 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH0513500A (ja) | テープキヤリアパツケージ | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH04335542A (ja) | 半導体装置の実装体 | |
| JPH03204950A (ja) | テープキャリアのボンディング方法 | |
| JPH10256310A (ja) | 半導体装置及び半導体装置の製造方法 |