JPH03177047A - サーマルヘッド用基板及びそれを備えた電子部品 - Google Patents

サーマルヘッド用基板及びそれを備えた電子部品

Info

Publication number
JPH03177047A
JPH03177047A JP1317207A JP31720789A JPH03177047A JP H03177047 A JPH03177047 A JP H03177047A JP 1317207 A JP1317207 A JP 1317207A JP 31720789 A JP31720789 A JP 31720789A JP H03177047 A JPH03177047 A JP H03177047A
Authority
JP
Japan
Prior art keywords
patterns
scribe lines
substrate
laser processing
spile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1317207A
Other languages
English (en)
Other versions
JPH0744163B2 (ja
Inventor
Shinobu Obata
忍 小畠
Hiroaki Hayashi
浩昭 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP31720789A priority Critical patent/JPH0744163B2/ja
Publication of JPH03177047A publication Critical patent/JPH03177047A/ja
Publication of JPH0744163B2 publication Critical patent/JPH0744163B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、サーマルヘッドや、ハイブリッドICチッ
プ抵抗器等の電子部品用の基板に関する。
(ロ)従来の技術 1子部品、例えばサーマルヘッドは、セラミック基板を
使用する。近年、サーマルヘッドの基板寸法の縮小化に
伴い、第5図にも示すように、枚の大きな基板IIから
サーマルヘッド用基板を多数個取ることが行われている
。基板11の外形寸法は統一されているため、サーマル
ヘッド用基板を多数個取りする場合には、寸法調繁用の
捨てパターン15が設けられることが多い。
この基板11には、分割を容易とするためのスクライブ
ライン12が形成されており、54反11はこのスクラ
イブライン12により、サーマルヘッド用基板のパター
ン14と捨てパターン15とに区画されることになる。
このスクライブライン12は、レーザ処理により形成さ
れる。第6図はスクライブライン12を拡大して示す図
であり、レーザビームBを所定ピッチをおいて1回ずつ
照射して、六pが列設されている。穴pの深さdは、π
板11の厚さtの1/3程度とされる。
(ハ)発明が解決しようとする課題 上記基板11において、捨てパターン15の幅が小さい
(2〜5mm)と、捨てパターン15の分割が困難であ
り、割れ角度θ(第4図参照)が大きくなるなどの分割
不良が生じやすい。
そこで、スクライブライン12の穴pを深くすることが
考えられる。しかし、穴pを基板ノブさtの1/3以上
の深さとすると、ビーム径が大きくなり、基板Ifにマ
イクロクランクが生じやすくなる。
この発明は、上記に鑑みなされたものであり、マイクロ
クラックを生しさせることなく、捨てパターンの分割を
容易とした電子部品用基板の提供を目的としている。
(ニ)課題を角?決するための手段及び作用、に記課題
を解決するため、この発明の重子部品用基板は、レーザ
処理によりスクライブラインを形成し、各パターンに区
画してなるものにおいて、端部の捨てパターンを区画す
るスクライブラインは、2回レーザ処理して形成するこ
とを特徴としている。
この発明の電子部品用基板では、捨てパターンを区画す
るスクライブラインは、2回レーザビームを照射して穴
を形成するので、ビーム径を大きくすることなく、穴を
深くすることができる。
従って、捨てパターンの分別が容易となり、分別不良の
発生率を低くすることが可能となる。
(ホ)実施例 この発明の一実施例を第1図乃至第4図に基づいて以下
に説明する。
第2図は、実施例電子部品用基板1の平面図である。こ
の重子部品用基板lは、例えばセラミックよりなるもの
で、スクライブライン2.3により、電子部品の基板と
して使用されるパターン4及び捨てパターン5とに区画
される。
スクライブライン2は、パターン4同志を区画している
もので、従来と同様、1Iri1のレーザ処理で形成さ
れている(第6図参照)。これに対して、スクライブラ
イン3は、パターン4と捨てパターン5とを区画してお
り、2回のレーザ処理すなわち、1箇所に2回レーザビ
ームを照射して深さが基板厚さtの1/2程度の六pを
所定ピンチをおいて形成したものである(第1図参閘)
。レーザビーム径は1回処理の場合と同じなので、重子
部品用基板1にマイクロクランクが生じる危険性は少な
い。
この電子部品用基板1は、各パターン4の部分に、電子
部品の横rIj、要素をつくりこんだ後、例えばサーマ
ルヘッドの場合であれば、グレーズ層、発熱抵抗体、電
極パターン等を形成した後、個々のパターン4に分割さ
れる。
以下の第1表は、2回レーザ処理の場合と、1回レーザ
処理の場合とで、捨てパタ分割5分制時の抗折力F、不
良率P、割れ角度θとを比較して示している。
第1表 ここで抗折力Fは、第3図に示すように、治具6a、6
bで電子部品用基板lを挟持すると共に、捨てパターン
5に治具7を装着して、この治具7をプッシュプルゲー
ジ8で押圧し、捨てパターン5が割り取れた時のプッシ
ュプルゲージ8の読みである。ここでは、電子部品基板
1の厚さし及び幅Wは、それぞれ1.05mm、 55
mmである。なお、参考までに治具6a、6bの寸法f
fi、 、f2は、それぞれ23m+n、73mmであ
る。また、割れ角度θは、第4図に示すように、割れ面
fと電子部1青。
周基jli 1に垂直な方向とのなす角度であり、小さ
いほど分割が良好に行われたことになる。
第1表にも示すように、2回レーザ処理の場合は、1回
レーザ処理の場合に比べて、抗折力F1不良率P、割れ
角度θのいずれもが小さく、捨てパターン5を容易に分
別できることがfl’fk L’Lできる。
(へ)発明の詳細 な説明したように、この発明の電子部品用基板は、端部
の捨てパターンを区画するスクライブラインは、2回レ
ーザ処理して形成することを特徴とするものであるから
、捨てパターンを容易に分割でき、分割不良の発生を防
IEできる利点を有している。
【図面の簡単な説明】
第1図は、この発明の一実施例における重子部品用基板
のスクライブラインに沿う断面図、第2因は、同電子部
品用基板の平面図、第3図は、同電子部品用基板の抗折
力測定を説明する斜視図、第4図は、同電子部品用基板
の捨てパターンの割れ角度を説明する図、第5図は、従
来の霊了部品用ス(板の平面図、第6図(0)は、同従
来の電子部品用基板のスクライプラインを拡大して示す
図、笛6図(t))は、同従来の電子部品用基板のスク
ライプラインにン<)う断面図である。 1:電子部品用基板、5:捨てパターン、2・3ニスク
ライブライン。 特許出朝人     ローム株式会社

Claims (1)

    【特許請求の範囲】
  1. (1)レーザ処理によりスクライブラインを形成し、各
    パターンに区画してなる電子部品用基板において、 端部の捨てパターンを区画するスクライブラインは、2
    回レーザ処理して形成することを特徴とする電子部品用
    基板。
JP31720789A 1989-12-05 1989-12-05 サーマルヘッド用基板及びそれを備えた電子部品 Expired - Lifetime JPH0744163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31720789A JPH0744163B2 (ja) 1989-12-05 1989-12-05 サーマルヘッド用基板及びそれを備えた電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31720789A JPH0744163B2 (ja) 1989-12-05 1989-12-05 サーマルヘッド用基板及びそれを備えた電子部品

Publications (2)

Publication Number Publication Date
JPH03177047A true JPH03177047A (ja) 1991-08-01
JPH0744163B2 JPH0744163B2 (ja) 1995-05-15

Family

ID=18085659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31720789A Expired - Lifetime JPH0744163B2 (ja) 1989-12-05 1989-12-05 サーマルヘッド用基板及びそれを備えた電子部品

Country Status (1)

Country Link
JP (1) JPH0744163B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243855A (ja) * 2011-05-17 2012-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4886466A (ja) * 1972-02-16 1973-11-15
JPS6255310U (ja) * 1985-09-25 1987-04-06

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4886466A (ja) * 1972-02-16 1973-11-15
JPS6255310U (ja) * 1985-09-25 1987-04-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243855A (ja) * 2011-05-17 2012-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JPH0744163B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
US4948941A (en) Method of laser drilling a substrate
WO2005008849A3 (en) Method of forming a scribe line on a passive electronic component substrate
JP2018083228A (ja) 基板の加工方法
JPH0687085A (ja) セラミック基板の分割方法
JPH03177047A (ja) サーマルヘッド用基板及びそれを備えた電子部品
JP2004276386A (ja) 分割用セラミック基板およびその製造方法
TWI548478B (zh) 借助於雷射將由易脆裂的材料製成的圓的平板分割成多個矩形單板的方法
JP7503069B2 (ja) 複合基板及びその製造方法、並びに、回路基板及びその製造方法
JP2012227351A (ja) 配線基板、多数個取り配線基板、およびその製造方法
JP2001113521A (ja) スクライブラインの形成方法
JP3065743B2 (ja) 電子部品用セラミック製絶縁基板の製造方法
JP2021048165A (ja) 回路基板の製造方法
JP2000218416A (ja) プリント回路基板の孔あけ加工方法及びプリント回路基板の孔あけ加工装置
JPS63215394A (ja) 基板の加工方法
JPH06275924A (ja) セラミック基板
JPS62216297A (ja) 多層プリント板の孔加工法
JPH04142760A (ja) 混成集積回路の製造方法
JPH10321421A (ja) チップ型抵抗器の製造方法
JPS61184802A (ja) チツプ型抵抗器の製造方法
JPH09285903A (ja) スローアウェイチップ
JP2653981B2 (ja) セラミック回路基板の製造方法
JPS61137390A (ja) セラミツク基板
JPH01227403A (ja) チップ抵抗器の製造方法
JPH02133987A (ja) 回路基板とその製造方法
JPH0384993A (ja) セラミック積層板の分割方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100515

Year of fee payment: 15