JP2653981B2 - セラミック回路基板の製造方法 - Google Patents
セラミック回路基板の製造方法Info
- Publication number
- JP2653981B2 JP2653981B2 JP6240182A JP24018294A JP2653981B2 JP 2653981 B2 JP2653981 B2 JP 2653981B2 JP 6240182 A JP6240182 A JP 6240182A JP 24018294 A JP24018294 A JP 24018294A JP 2653981 B2 JP2653981 B2 JP 2653981B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ceramic circuit
- ceramic
- break
- margin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表面に発熱抵抗体とこ
の発熱抵抗体に対する各種のプリント回路を形成したサ
ーマルヘッド基板とか、或いは、表面に電子部品を搭載
すると共にこの電子部品に対する各種のプリント回路を
形成したハイブリッドＩＣ等のように、セラミック製基
板の表面にプリント回路を形成して成るセラミック回路
基板において、その構造及び製造方法に関するものであ
る。
の発熱抵抗体に対する各種のプリント回路を形成したサ
ーマルヘッド基板とか、或いは、表面に電子部品を搭載
すると共にこの電子部品に対する各種のプリント回路を
形成したハイブリッドＩＣ等のように、セラミック製基
板の表面にプリント回路を形成して成るセラミック回路
基板において、その構造及び製造方法に関するものであ
る。
【０００２】
【従来の技術】一般に、セラミック回路基板に使用する
セラミック製の基板は、セラミックのグリーンシート
を、高い温度で焼成したものであるから、その周囲は、
その厚さが不揃いなるばかりか、形状も不揃いになる。
そこで、従来は、セラミックのグリーンシートを焼成す
ることにより、図８に示すように、長さがＬで幅がＷに
したサーマルヘッド基板用のセラミック回路基板片Ａの
複数枚を一体的に連接したセラミック回路基板Ａ０を、
その全周囲に幅寸法Ｓの余白部Ａ１，Ａ２を一体的に設
けて形成し、次いで、前記セラミック回路基板Ａ０の周
囲における各余白部Ａ１，Ａ２を、図９に示すように、
従来から良く知られている適宜手段（例えば、セラミッ
ク回路基板Ａ０の裏面側にブレイク溝を刻設し、各余白
部Ａ１，Ａ２をセラミック回路基板Ａ０の表面側に折り
曲げてブレイクする方法）によって切り離し、このセラ
ミック回路基板Ａ０における各基板片Ａの上面に、グレ
ーズ層を形成したのちプリント回路を形成するか、グレ
ーズ層を介することなくプリント回路を直接に形成し、
そして、前記セラミック回路基板Ａ０を、図１０に示す
ように、各基板片Ａごとに、従来から良く知られている
適宜手段（例えば、セラミック回路基板Ａ０の裏面側に
ブレイク溝を刻設して、このブレイク溝に沿ってブレイ
クする方法）によって切り離すようにしている。
セラミック製の基板は、セラミックのグリーンシート
を、高い温度で焼成したものであるから、その周囲は、
その厚さが不揃いなるばかりか、形状も不揃いになる。
そこで、従来は、セラミックのグリーンシートを焼成す
ることにより、図８に示すように、長さがＬで幅がＷに
したサーマルヘッド基板用のセラミック回路基板片Ａの
複数枚を一体的に連接したセラミック回路基板Ａ０を、
その全周囲に幅寸法Ｓの余白部Ａ１，Ａ２を一体的に設
けて形成し、次いで、前記セラミック回路基板Ａ０の周
囲における各余白部Ａ１，Ａ２を、図９に示すように、
従来から良く知られている適宜手段（例えば、セラミッ
ク回路基板Ａ０の裏面側にブレイク溝を刻設し、各余白
部Ａ１，Ａ２をセラミック回路基板Ａ０の表面側に折り
曲げてブレイクする方法）によって切り離し、このセラ
ミック回路基板Ａ０における各基板片Ａの上面に、グレ
ーズ層を形成したのちプリント回路を形成するか、グレ
ーズ層を介することなくプリント回路を直接に形成し、
そして、前記セラミック回路基板Ａ０を、図１０に示す
ように、各基板片Ａごとに、従来から良く知られている
適宜手段（例えば、セラミック回路基板Ａ０の裏面側に
ブレイク溝を刻設して、このブレイク溝に沿ってブレイ
クする方法）によって切り離すようにしている。
【０００３】また、周囲の各余白部Ａ１，Ａ２を切離し
たセラミック回路基板Ａ０の上面に、プリント回路を、
グレーズ層を介して又は介さずに形成するに際しては、
このセラミック回路基板Ａ０を、図１１及び図１２に示
すように、テーブルＢの上面に載せたのち、当該セラミ
ック回路基板Ａ０における四辺の側面Ａ０ａ，Ａ０ｂ，
Ａ０ｃ，Ａ０ｄのうち相隣接する二つの側面Ａ０ａ，Ａ
０ｂが前記テーブルＢの上面に植設した位置決めピンＢ
１，Ｂ２に対して接当するように他方の二つの側面Ａ０
ｃ，Ａ０ｄから押圧体Ｃ１，Ｃ２にて押圧することで位
置決めし、この状態で、プリント回路をスクリーン印刷
にて形成することが行なわれる。
たセラミック回路基板Ａ０の上面に、プリント回路を、
グレーズ層を介して又は介さずに形成するに際しては、
このセラミック回路基板Ａ０を、図１１及び図１２に示
すように、テーブルＢの上面に載せたのち、当該セラミ
ック回路基板Ａ０における四辺の側面Ａ０ａ，Ａ０ｂ，
Ａ０ｃ，Ａ０ｄのうち相隣接する二つの側面Ａ０ａ，Ａ
０ｂが前記テーブルＢの上面に植設した位置決めピンＢ
１，Ｂ２に対して接当するように他方の二つの側面Ａ０
ｃ，Ａ０ｄから押圧体Ｃ１，Ｃ２にて押圧することで位
置決めし、この状態で、プリント回路をスクリーン印刷
にて形成することが行なわれる。
【０００４】また、前記プリント回路を形成した後にお
いて、このプリント回路が正常であるか否かの検査に際
しても、セラミック回路基板Ａ０を、前記図１１及び図
１２に示す方法にて位置決めすることが行われる。
いて、このプリント回路が正常であるか否かの検査に際
しても、セラミック回路基板Ａ０を、前記図１１及び図
１２に示す方法にて位置決めすることが行われる。
【０００５】
【発明が解決しようとする課題】ところで、前記セラミ
ック回路基板Ａ０の全周囲における各余白部Ａ１，Ａ２
を、セラミック回路基板Ａ０から切り離すに際しては、
当該セラミック回路基板Ａ０における四つの各側面Ａ０
ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄができるだけセラミック回
路基板Ａ０の上面に直角になるようにしているが、プリ
ント回路の形成、及びこのプリント回路の検査に際し
て、セラミック回路基板Ａ０を、前記図１１及び図１２
に示すように位置決めしたとき、当該セラミック回路基
板Ａ０における上面のうち前記各位置決めピンＢ１，Ｂ
２及び押圧体Ｃ１，Ｃ２が接当する部分とか、セラミッ
ク回路基板Ａ０の上面に形成したグレーズ層のうち前記
各位置決めピンＢ１，Ｂ２及び押圧体Ｃ１，Ｃ２が接当
する部分に、図１２の符号Ｘ，Ｙで示すように、欠けが
発生するのを避けることができないから、この欠けの部
分Ｘ，Ｙにプリント回路を形成することができなくなっ
たり、或いは、形成したはずのプリント回路の一部が欠
損したりすることになる。
ック回路基板Ａ０の全周囲における各余白部Ａ１，Ａ２
を、セラミック回路基板Ａ０から切り離すに際しては、
当該セラミック回路基板Ａ０における四つの各側面Ａ０
ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄができるだけセラミック回
路基板Ａ０の上面に直角になるようにしているが、プリ
ント回路の形成、及びこのプリント回路の検査に際し
て、セラミック回路基板Ａ０を、前記図１１及び図１２
に示すように位置決めしたとき、当該セラミック回路基
板Ａ０における上面のうち前記各位置決めピンＢ１，Ｂ
２及び押圧体Ｃ１，Ｃ２が接当する部分とか、セラミッ
ク回路基板Ａ０の上面に形成したグレーズ層のうち前記
各位置決めピンＢ１，Ｂ２及び押圧体Ｃ１，Ｃ２が接当
する部分に、図１２の符号Ｘ，Ｙで示すように、欠けが
発生するのを避けることができないから、この欠けの部
分Ｘ，Ｙにプリント回路を形成することができなくなっ
たり、或いは、形成したはずのプリント回路の一部が欠
損したりすることになる。
【０００６】すなわち、セラミック回路基板Ａ０を位置
決めする場合に、その上面、又は当該上面に形成したグ
レーズ層に欠けが発生することによる不良品の発生が高
いと言う問題があった。本発明は、この問題、つまり、
不良品の発生率を確実に低減できるようにしたセラミッ
ク回路基板の製造方法とを提供することを技術的課題と
するものである。
決めする場合に、その上面、又は当該上面に形成したグ
レーズ層に欠けが発生することによる不良品の発生が高
いと言う問題があった。本発明は、この問題、つまり、
不良品の発生率を確実に低減できるようにしたセラミッ
ク回路基板の製造方法とを提供することを技術的課題と
するものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「全周囲に余白部を一体的に設けたセ
ラミック回路基板の表面に、レーザ光線によるブレイク
溝を、前記余白部との境界線に沿って刻設し、次いで、
前記余白部を、当該余白部にその幅寸法よりも小さい深
さの溝を有するブレイク用治具を被嵌し、このブレイク
用治具を前記セラミック回路基板の裏面の方向に回転す
ることによってブレイクすることを特徴とする。」もの
である。
るため本発明は、「全周囲に余白部を一体的に設けたセ
ラミック回路基板の表面に、レーザ光線によるブレイク
溝を、前記余白部との境界線に沿って刻設し、次いで、
前記余白部を、当該余白部にその幅寸法よりも小さい深
さの溝を有するブレイク用治具を被嵌し、このブレイク
用治具を前記セラミック回路基板の裏面の方向に回転す
ることによってブレイクすることを特徴とする。」もの
である。
【０００８】
【作 用】このようにすることにより、セラミック回
路基板の周囲における各余白部を、前記セラミック回路
基板の表面に刻設したブレイク溝に沿ってブレイクする
に際して、そのブレイクの方向が、前記ブレイク溝の最
深部からセラミック回路基板の裏面に向かって、必ず外
向きに傾くことになるから、前記セラミック回路基板の
周囲におけるブレイク面は、当該セラミック回路基板の
裏面に向かって外向きに傾斜する傾斜面になる。
路基板の周囲における各余白部を、前記セラミック回路
基板の表面に刻設したブレイク溝に沿ってブレイクする
に際して、そのブレイクの方向が、前記ブレイク溝の最
深部からセラミック回路基板の裏面に向かって、必ず外
向きに傾くことになるから、前記セラミック回路基板の
周囲におけるブレイク面は、当該セラミック回路基板の
裏面に向かって外向きに傾斜する傾斜面になる。
【０００９】その結果、前記のように余白部をブレイク
したあとにおいて、このセラミック回路基板に対するプ
リント回路の形成、及びこのプリント回路の検査に際し
て、当該セラミック回路基板を、図１４及び図１５に示
すようにして位置決めしたとき、各位置決めピン及び押
圧体には、セラミック回路基板における各側面のうち裏
面側の部分が、必ず接当することになるから、セラミッ
ク回路基板における各側面のうち表面側の部分、又はこ
の表面に形成したグレーズ層に欠けが発生することを確
実に回避できるのである。
したあとにおいて、このセラミック回路基板に対するプ
リント回路の形成、及びこのプリント回路の検査に際し
て、当該セラミック回路基板を、図１４及び図１５に示
すようにして位置決めしたとき、各位置決めピン及び押
圧体には、セラミック回路基板における各側面のうち裏
面側の部分が、必ず接当することになるから、セラミッ
ク回路基板における各側面のうち表面側の部分、又はこ
の表面に形成したグレーズ層に欠けが発生することを確
実に回避できるのである。
【００１０】
【発明の効果】従って、本発明によると、セラミック回
路基板を、その周囲における余白部を切り離して製造す
る場合における不良品の発生率を大幅に低減できると言
う効果を有する。
路基板を、その周囲における余白部を切り離して製造す
る場合における不良品の発生率を大幅に低減できると言
う効果を有する。
【００１１】
【実施例】以下、本発明の実施例を、図面について説明
する。図１〜図６は、実施例による方法を示す。この実
施例による方法は、先づ、前記従来と同様に、セラミッ
クのグリーンシートを焼成することにより、図１に示す
ように、長さがＬで幅がＷにしたサーマルヘッド基板用
のセラミック回路基板片Ａの複数枚を一体的に連接した
セラミック回路基板Ａ０を、その全周囲に幅寸法Ｓ１，
Ｓ２の余白部Ａ１，Ａ２を一体的に設けて形成し、次い
で、図２及び図３に示すように、セラミック回路基板Ａ
０の表面Ａ０′に、ブレイク溝Ｄ１，Ｄ２を、当該セラ
ミック回路基板Ａ０の周囲における前記余白部Ａ１，Ａ
２との境界線に沿って延びるように、レーザ光線の照射
にて刻設する。
する。図１〜図６は、実施例による方法を示す。この実
施例による方法は、先づ、前記従来と同様に、セラミッ
クのグリーンシートを焼成することにより、図１に示す
ように、長さがＬで幅がＷにしたサーマルヘッド基板用
のセラミック回路基板片Ａの複数枚を一体的に連接した
セラミック回路基板Ａ０を、その全周囲に幅寸法Ｓ１，
Ｓ２の余白部Ａ１，Ａ２を一体的に設けて形成し、次い
で、図２及び図３に示すように、セラミック回路基板Ａ
０の表面Ａ０′に、ブレイク溝Ｄ１，Ｄ２を、当該セラ
ミック回路基板Ａ０の周囲における前記余白部Ａ１，Ａ
２との境界線に沿って延びるように、レーザ光線の照射
にて刻設する。
【００１２】そして、前記各余白部Ａ１，Ａ２に、図４
に示すように、断面コ字状に形成したブレイク用治具Ｅ
１，Ｅ２を被嵌したのち、この各ブレイク用治具Ｅ１，
Ｅ２を、矢印Ｅ１′，Ｅ２′で示すように、セラミック
回路基板Ａ０の裏面Ａ０″に向かって回転することによ
り、各余白部Ａ１，Ａ２を、前記ブレイク溝Ｄ１，Ｄ２
に沿ってセラミック回路基板Ａ０からブレイクするので
ある。
に示すように、断面コ字状に形成したブレイク用治具Ｅ
１，Ｅ２を被嵌したのち、この各ブレイク用治具Ｅ１，
Ｅ２を、矢印Ｅ１′，Ｅ２′で示すように、セラミック
回路基板Ａ０の裏面Ａ０″に向かって回転することによ
り、各余白部Ａ１，Ａ２を、前記ブレイク溝Ｄ１，Ｄ２
に沿ってセラミック回路基板Ａ０からブレイクするので
ある。
【００１３】この場合において、前記ブレイク用治具Ｅ
１，Ｅ２における溝深さ寸法Ｇを、前記各余白部Ａ１，
Ａ２における幅寸法寸法Ｓ１，Ｓ２よりも小さく構成す
ることにより、前記ブレイクの方向が、前記ブレイク溝
Ｄ１，Ｄ２の最深部からセラミック回路基板Ａ０の裏面
Ａ０″に向かって、必ず外向きに傾くことになるから、
前記セラミック回路基板Ａ０における全周囲の側面Ａ０
ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄは、図５及び図６に示すよ
うに、当該セラミック回路基板Ａ０の表面Ａ０′に対し
て僅かな角度θだけ外向きに傾斜する傾斜面になるので
あり、換言すると、各余白部Ａ１，Ａ２をブレイクする
と同時に、セラミック回路基板Ａ０における全周囲の側
面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄを外向きの傾斜面に
することができるのである。
１，Ｅ２における溝深さ寸法Ｇを、前記各余白部Ａ１，
Ａ２における幅寸法寸法Ｓ１，Ｓ２よりも小さく構成す
ることにより、前記ブレイクの方向が、前記ブレイク溝
Ｄ１，Ｄ２の最深部からセラミック回路基板Ａ０の裏面
Ａ０″に向かって、必ず外向きに傾くことになるから、
前記セラミック回路基板Ａ０における全周囲の側面Ａ０
ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄは、図５及び図６に示すよ
うに、当該セラミック回路基板Ａ０の表面Ａ０′に対し
て僅かな角度θだけ外向きに傾斜する傾斜面になるので
あり、換言すると、各余白部Ａ１，Ａ２をブレイクする
と同時に、セラミック回路基板Ａ０における全周囲の側
面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄを外向きの傾斜面に
することができるのである。
【００１４】このように、セラミック回路基板Ａ０にお
ける全周囲の側面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄを、
当該セラミック回路基板Ａ０の表面Ａ０′に対して僅か
な角度θだけ外向きに傾斜する傾斜面にすることによ
り、このセラミック回路基板Ａ０に対するプリント回路
の形成、及びこのプリント回路の検査に際して、当該セ
ラミック回路基板Ａ０を、図１１に示すようにして位置
決めしたとき、各位置決めピンＢ１，Ｂ２及び押圧体Ｃ
１，Ｃ２には、図７に示すように、セラミック回路基板
Ａ０における各側面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄの
うち当該セラミック回路基板Ａ０の裏面Ａ０″側の部分
が、必ず接当することになるから、セラミック回路基板
Ａ０における各側面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄの
うち当該セラミック回路基板Ａ０の表面Ａ０′側の部分
に欠けが発生することを確実に回避できるのである。
ける全周囲の側面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄを、
当該セラミック回路基板Ａ０の表面Ａ０′に対して僅か
な角度θだけ外向きに傾斜する傾斜面にすることによ
り、このセラミック回路基板Ａ０に対するプリント回路
の形成、及びこのプリント回路の検査に際して、当該セ
ラミック回路基板Ａ０を、図１１に示すようにして位置
決めしたとき、各位置決めピンＢ１，Ｂ２及び押圧体Ｃ
１，Ｃ２には、図７に示すように、セラミック回路基板
Ａ０における各側面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄの
うち当該セラミック回路基板Ａ０の裏面Ａ０″側の部分
が、必ず接当することになるから、セラミック回路基板
Ａ０における各側面Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄの
うち当該セラミック回路基板Ａ０の表面Ａ０′側の部分
に欠けが発生することを確実に回避できるのである。
【図１】本発明の実施例における余白部付きセラミック
回路基板の斜視図である。
回路基板の斜視図である。
【図２】前記図１におけるセラミック回路基板の表面に
ブレイク溝を刻設した状態の斜視図である。
ブレイク溝を刻設した状態の斜視図である。
【図３】図２のIII −III 及びIII ′−III ′視拡大断
面図である。
面図である。
【図４】前記図１のセラミック回路基板における余白部
をブレイクしている状態を示す拡大断面図である。
をブレイクしている状態を示す拡大断面図である。
【図５】前記余白部をブレイクしたセラミック回路基板
の斜視図である。
の斜視図である。
【図６】図５のVI−VI及びVI′−VI′視拡大断面図であ
る。
る。
【図７】本発明によるセラミック回路基板を位置決めし
ている状態を示す断面図である。
ている状態を示す断面図である。
【図８】従来における余白部付きセラミック回路基板の
斜視図である。
斜視図である。
【図９】前記図１２のセラミック回路基板における余白
部を切り離した状態の斜視図である。
部を切り離した状態の斜視図である。
【図１０】前記セラミック回路基板をセラミック回路基
板片ごとに切り離した状態の斜視図である。
板片ごとに切り離した状態の斜視図である。
【図１１】セラミック回路基板の位置決めを示す状態の
斜視図である。
斜視図である。
【図１２】図１１のXVI −XVI 及びXVI ′−XVI ′視拡
大断面図である。
大断面図である。
Ａ セラミック回路基板片 Ａ０ セラミック回路基板 Ａ０′ セラミック回路基板の表面 Ａ０″ セラミック回路基板の裏面 Ａ０ａ，Ａ０ｂ，Ａ０ｃ，Ａ０ｄ セラミック回路
基板の側面 Ａ１，Ａ２ 余白部 Ｄ１，Ｄ２ ブレイク溝 Ｅ１，Ｅ２ ブレイク用治具
基板の側面 Ａ１，Ａ２ 余白部 Ｄ１，Ｄ２ ブレイク溝 Ｅ１，Ｅ２ ブレイク用治具
Claims (1)
- 【請求項１】全周囲に余白部を一体的に設けたセラミッ
ク回路基板の表面に、レーザ光線によるブレイク溝を、
前記余白部との境界線に沿って刻設し、次いで、前記余
白部を、当該余白部にその幅寸法よりも小さい深さの溝
を有するブレイク用治具を被嵌し、このブレイク用治具
を前記セラミック回路基板の裏面の方向に回転すること
によってブレイクすることを特徴とするセラミック回路
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240182A JP2653981B2 (ja) | 1994-10-04 | 1994-10-04 | セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240182A JP2653981B2 (ja) | 1994-10-04 | 1994-10-04 | セラミック回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107255A JPH08107255A (ja) | 1996-04-23 |
| JP2653981B2 true JP2653981B2 (ja) | 1997-09-17 |
Family
ID=17055692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6240182A Expired - Fee Related JP2653981B2 (ja) | 1994-10-04 | 1994-10-04 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653981B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5657860B2 (ja) * | 2008-12-19 | 2015-01-21 | 釜屋電機株式会社 | グレーズド絶縁基板、集合絶縁基板、その製造方法及びヒューズ抵抗器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6353992A (ja) * | 1986-08-22 | 1988-03-08 | 株式会社東芝 | 配線基板の製造方法 |
| JPH04125467U (ja) * | 1991-04-30 | 1992-11-16 | 帝国通信工業株式会社 | セラミツク基板 |
| JP3065743B2 (ja) * | 1991-10-28 | 2000-07-17 | ローム株式会社 | 電子部品用セラミック製絶縁基板の製造方法 |
-
1994
- 1994-10-04 JP JP6240182A patent/JP2653981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08107255A (ja) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2653981B2 (ja) | セラミック回路基板の製造方法 | |
| JPWO2009096243A1 (ja) | 電子部品及びその実装方法 | |
| JP7490934B2 (ja) | 回路基板の製造方法及び回路基板 | |
| JPH091530A (ja) | ブレークラインの形成方法 | |
| JP4881557B2 (ja) | チップ抵抗器の製造方法 | |
| JP3065743B2 (ja) | 電子部品用セラミック製絶縁基板の製造方法 | |
| JPH11168003A (ja) | チップ部品及びその製造方法 | |
| JP4051158B2 (ja) | 電子部品用セラミックス基板 | |
| JP2005109301A (ja) | 基板の分割方法 | |
| WO2022131337A1 (ja) | セラミック板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 | |
| JPH06275924A (ja) | セラミック基板 | |
| JP2002208502A (ja) | チップ抵抗器及びその製造方法 | |
| JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
| JPS60171281A (ja) | グレ−ズドセラミツク基板 | |
| JP3325483B2 (ja) | サーマルヘッド用グレーズ基板の製造方法 | |
| JPH0744163B2 (ja) | サーマルヘッド用基板及びそれを備えた電子部品 | |
| JP2545546Y2 (ja) | チツプ抵抗器 | |
| JPH1174105A (ja) | 電子部品用基板 | |
| JP2005268300A (ja) | チップ抵抗器およびその製造方法 | |
| JP2813095B2 (ja) | サーマルヘッドの製造方法および絶縁性基板 | |
| KR960002377A (ko) | 칲 저항기의 외부 전극 제조 방법 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JP2002343615A (ja) | 厚膜型チップ抵抗器の製造方法 | |
| JPH0710024B2 (ja) | 電子部品用基板 | |
| JPH06310821A (ja) | セラミックパッケージ集合体及びその分割方法並びにセラミックパッケージの組立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |