JPH03176738A - メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサ等を用いたシステムのパ
ッチＲＯＭの制御に関する。

従来の技術 従来のパッチＲＯＭの制御回路は、第６図に示すように
、アドレスデコード回路６で生成されたメモリセレクト
信号をさらに外付はデコード回路７によりデコードし、
パッチＲＯＭのセレクト信号と、メモリセレクト信号と
の切換えをジャンパーｉのスイッチ等のハードウェアに
よって行うことによシ、メモリのある部分をパッチＲＯ
Ｍに置き換えていた。

発明が解決しようとする課題 このような従来の回路ではパッチＲＯＭセレクト信号を
作成する際の外付はデコード回路の追加や、メモリセレ
クト信号の切換え等ハードウェアを変更しなければなら
ない。

筐た、外付はデコード回路の遅延によシ、ウェイト回路
が必要な場合がある。

またメモリアドレスとパッチＲＯＭアドレスのくい違い
によう、アドレスの変換が必要な場合がある。

本発明は、かかる点に鑑みてなされたもので、外付はデ
コード回路等のハードウェアの追加を必要とせず、メモ
リセレクト信号の切換えをソフトウェアで行うパッチＲ
ＯＭ制御回路を提供することを目的としている。

課題を解決するための手段 本発明は、上記課題を解決するため、パッチＲＯＭから
アドレス置換えが必要な空間等の情報を得、パッチ情報
レジスタに書き込む手段と、アドレスデコード回路に、
パッチＲＯＭ制御回路、アドレスデコーダ、メモリセレ
クト制御回路を内蔵する手段を有する。

作　　　用 本発明は前記の構成により、パッチＲＯＭから前記パッ
チ情報をレジスタに書き込むだけで、メモリからパッチ
ＲＯＭへの切換えが、ハードウェアの変更なしで行われ
る。また、アドレスデコード回路にパッチＲＯＭ制御回
路を内蔵しているため、外付はデコード回路を必要とし
ない。

実施例 第１図は本発明のメモリ制御回路の一実施例を示すブロ
ック図である。第１図において、１はアドレスデコーダ
、２はバッチ情報レジスタ、３はパッチ制御回路、４は
メモリセレクタ、５はアドレスデコーダである。第２図
、第３図は、本発明の一実施例を示す回路図である。

今、第４図に示すメモリマツプを考える。Ｃ２Ｄ、Ｅ、
Ｆは、実メモリ空間、Ｇ、ＨはパッチＲＯＭの空間です
べて同じ大きさのものとする。

この場合、第２図に示す回路図の上位アドレスＡＩ、Ａ
２と、メモリマツプの関係は第１表のようになる。すな
わち、第２図アドレスデコーダから、ＡＩ、Ａ２により
Ｃ，Ｄ、Ｅ、Ｆを選択する信号Ｃ３、ＤＳ　、ＥＳ　、
ＦＳが出力される。

第　　　１　　　表 次に、第１図バッチＲＯＭレジスタ２に格納するパッチ
情報は、６ビツトで構成し、そのビットの持つ意味は、
第５図に示す。すなわち、ビット○、ビット１で、第４
図Ｇの空間に置き換えるメモリ空間を選択し、ビット３
、ビット４でＨの空間に置き換えるメモリ空間を選択す
る。ビット２は、メモリ空間からＧ空間への置換えをイ
ネーブルにするビットであシ、ビット５は、Ｈ空間への
置換えをイネーブルにするビットである。

第１図のパッチ制御回路３０回路図は第３図で実現でき
る。すなわち、第２図のバッチ情報レジスタからの出力
Ｄｏ、Ｄ１により、第４図Ｇに置き換わるＣ、Ｄ、Ｅ、
Ｆの空間を選択し、ＤＳ。

Ｄ４により第４図Ｈに置き換わるＣ、Ｄ、Ｅ、Ｆの空間
を選択する。それらのデコード信号、Ｄ２゜Ｄ５のパッ
チイネーブル信号と、アドレスデコーダからの出力Ｃ５
、ＤＳ　、ＥＳ　、ＦＳ信号とをデコードし、第４図Ｇ
の空間に置き換えるＣ、Ｄ。

Ｅ、Ｆの空間を選択する信号と、Ｈの空間に置き換える
Ｃ、Ｄ、Ｅ、Ｆの空間を選択する信号を生成する。それ
らの信号からＣ，Ｄ、Ｅ、Ｆのメモリ空間ごとにパッチ
ＲＯＭに置き換える信号ＰＣ３゜ＰＤＳ、ＰＥＳ、ＰＦ
Ｓを生成する。

第１図メモリセレクタ４は、アドレスデコーダ１からの
出力Ｃ８，ＤＳ、ＥＳ、ＦＳと、パッチ制御回路３から
の出力ＰＣＤ　、ＰＤＳ　、ＰＥＳ　。

ＰＦＳとをデコードし、メモリのセレクト信号ＭＥＭＳ
と、パッチＲＯＭのセレクト信号ＦＲＯＭＳを生成する
。

第４図Ｈの空間にＣまたはＥの空間が置き換わる場合と
、Ｇの空間にＤｉたはＦの空間が置き換わる場合、表１
に示されるアドレスのＡ２がくい違うため、Ａ２を反転
しなければならない。それが、第１図のアドレスデコー
ダ６であシ、アドレスＡ２は第３図のＩＮＶＡ信号で制
御され、第２図のＰＡ２となる。

パッチ情報は、パッチＲＯＭのき１ったアドレスに格納
しておき、プログラム起動後、プログラムでそのアドレ
スを読み、１ずパッチＲＯＭがあるかないかを判断し、
パッチＲＯＭがある場合、パッチ情報レジスタにパッチ
情報を書くことによりメモリ制御回路が働く。

このように本実施によれば、パッチＲＯＭからパッチ情
報をレジスタに書き込むだけで、メモリからパッチＲＯ
Ｍへの切換えをノ・−ドウエアの変更なしで行える。

発明の効果 以上述べてきたように、本発明によれば、きわめて簡易
な構成でメモリからパッチＲＯＭへの置換えに・・−ド
ウエアの変更を要しない、外付はデコード回路のないパ
ッチＲＯＭ制御回路が実現できる。

また、外付は回路がないことで、基板の面積及び部品実
装の工数が軽減できる。

【図面の簡単な説明】

第１図は本発明の一実施例に釦けるメモリ制御回路を示
すブロック図、第２図、第３図は第１図を具体化した回
路図、第４図は、一実施例を示すメモリマツプ、第６図
は一実施例を示すパッチ情報、第６図は従来例を示すブ
ロック図である。 １・・・・・・アドレスデコーダ、２・・・・・・パッ
チ情報レジスタ、３・・・・・・パッチＲＯＭ制御回路
、４・・・・・・メモリセレクト制御回路、５・・・・
・・アドレスデコーダ。

Claims (1)

【特許請求の範囲】
1. 任意のメモリ空間を選択するアドレスデコーダと、前記
   任意のメモリ空間を特定のメモリ空間に置き換えるパッ
   チ情報を格納するパッチ情報レジスタと、パッチＲＯＭ
   制御回路と、前記メモリ空間とパッチ空間を選択するメ
   モリセレクト制御回路と、アドレス制御回路から構成さ
   れ、前記レジスタに格納された前記パッチ情報をもとに
   、前記デコーダから出力されるデコード信号がパッチＲ
   ＯＭに置き換わるか否かを判断し、パッチＲＯＭに置き
   換わる場合、前記アドレス制御回路により、メモリアド
   レスとパッチアドレスの変換を行い、また前記メモリセ
   レクタによりメモリセレクト信号をマスクしパッチＲＯ
   Ｍのセレクト信号をイネーブルにすることを特徴とする
   メモリ制御回路。