JPH03168615A - 走査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶ディスプレイ装置等の駆動に用いられる走
査回路に関する。

〔発明の概要〕

本発明は走査回路に関し、信号の転送を行うインバータ
の帰還路にスイッチ手段を設け、このスイッチ手段を信
号の到来時にオフとすることによって、遷移時の貫通電
流を防止し、動作速度を向上させると共に、そのための
電力消費も低減できるようにするものである． 〔従来の技術〕 液晶ディスプレイ装置等の駆動を行う回路として、例え
ば第５図に示すような走査回路が提案されている（特願
昭６３−１６３８０６号等参照）。

すなわち図において、ＶＤＤ＊　　ｖ３Ｎへの電源ライ
ンにそれぞれクロック信号で駆動されるスイッチング素
子Ｐ，Ｎの設けられたクロックドインバー夕が用意され
る。

そして例えば水平走査に用いる場合には、スイッチング
素子Ｐ，　Ｎに水平画像クロック信号Ｈ，？び一が供給
されると共に、人カスタート信号Ｈ．がクロック信号Ｈ
ｃ，Ｈｃに同期して駆動される初段のクロックドインバ
ータｈ０に供給される。さらにこのインバータｈ０の出
力が通常構戒のインバータｌ．を介して次段に供給され
ると共に、インバータＩＩ＋の出力がインバータｈ０の
駆動と反転で駆動されるクロックドインバータｔ＋ｚを
介してインバータＩ．。の出力に帰還される。これによ
ってインバータＩ１。〜Ｉｌ！にて１クロック期間のラ
ッチが行われる。このラッチされた信号が出力信号φ、
として取され、この出力信号φ■が例えば入力ビデオ信
号■、の水平方向のサンプリングを行うスイッチング素
子Ｓ，のゲートに供給される。

さらに次段以降、上述の回路が繰り返し設けられると共
に、これらの回路には一段毎にクロック信号Ｈｅ，Ｈｅ
が反転されて供給されるように構成される。

従ってこの回路に第６図Ａ，Ｂに示すようなクロック信
号Ｈｃ，Ｈｃが供給され、同図Ｃに示すような入力スタ
ート信号Ｈ，が供給されると、各段からはそれぞれ同図
Ｄ，Ｅ・・・・に示すような出力信号φＨ．φＨ１・・
・が取出される。そしてこれらの信号がスイッチング素
子Ｓ−，Ｓｔ・・・・の各ゲートに供給されることによ
って、入力ビデオ信号ＶＩＮの水平方向のサンプリング
が行われる。

〔発明が解決しようとする課題〕

ところで上述の走査回路において、インバータの内部も
含めた具体回路は例えば第７図に示すようになっている
。なおこの例はスイッチング素子Ｐ，Ｎがインバータを
構成する素子ＩＰ，ＩＮの内側を設けられているが動作
は同じである。

そしてこの例において、実際に第８図Ａ，Ｂに示すよう
なクロック信号Ｈ，，■『が供給され、同図Ｃに示すよ
うな入力スタート信号Ｈ，が供給されると、インバータ
ｈ０の出力に相当するの点の電位■１は同図Ｄに破線で
示すようにクロック信号に従って低電位になろうとする
。

ところがこのときインバータＩ．の出力信号？．は同図
已に示すようにまだ低電位であり、このためインバータ
！，ｔの出力に相当する０点は高電位に溜ろうとする。

このためｖＤＤ→■→■→ＶＳ３の経路で同図Ｆに示す
ような貫通電流ｌが流され、■点の電位変化が上述のＥ
の図中に実線で示すように緩和されてしまう．なおこの
ような電位変化の緩和は、信号φ■が低電位に戻るとき
にも発生する。また第９図はこのときの貫通電流の様子
をシミュレーションによって求めたものである。

この結果、動作速度に遅れを生じ、液晶ディスプレイ装
置では高解像度化の障害となると共に、貫通電流によっ
て電力消費も増大することから、特に液晶ディスプレイ
装置の用途を考慮した場合には不都合の原因となってし
まうものであった。

この出願はこのような点み鑑みてなされたものである。

〔課題を解決するための手段〕

本発明は、入力信号を第１のクロック信号に同？して駆
動される第１のインバータ（ＩＰ，。，ＩＮ＋。）と通
常構戒の第２のインバータ（ＩＰ，，，Ｉ　Ｎ＋．）の
直列回路を介して次段に供給すると共に、この次段に供
給される信号を上記第１のインバータの駆動と反転で駆
動される第３のインバータ（ＩＰ．■，ＩＮＩｆｆｉ）
を介して上記第１のインバータの出力に帰還して１クロ
ック期間のラッチを行うようにした走査回路において、
上記第３のインバータから第１のインバータへの帰還路
に直列に第１及び第２のスイッチ手段（Ｍ　Ｐ　ＩＩ＋
　Ｍ　Ｐ　＋！）を設け、これらのスイッチ手段を上記
第１及び第３のインバータへの信号の到来時にオフとな
るようにしたことを特徴とする走査回路である。

〔作用〕

これによれば、帰還路に設けられたスイッチ手段が信号
の到来時にオフされることによって、遷移時の貫通電流
が阻止され、動作速度が向上されると共に、そのときの
消費電力も大幅に削減することができる． ？実施例〕 第１図において、インバータ■．の出力端となるスイッ
チング素子Ｐ　ｌ　！＋　Ｎ　ｌ　！の接続中点（■点
）と、インバータ１　１Ｇの出力端となるスイッチング
素子Ｐ　Ｉｏｎ　ＮＩＯの接続中点及びインバータｌ．
の入力端となる素子ＩＰ＋＋，ＩＮ，，のゲートの接続
点（■点）との間にスイッチング手段となるスイッチン
グ素子ＭＰ．及びＭＰＩ！が直列に設けられる。そして
インバータＩ，。の入力端となる素子Ｉ　Ｐ　＋。，Ｉ
Ｎ，。のゲートがスイッチング素子ＭＰ■のゲートに接
続されると共に、インバータＩｌｚの入力端となる素子
ＩＰ．．，ＩＮ，．のゲートがスイッチング素子ＭＰ，
，のゲートに接続される。

さらに同様のスイッチング素子ＭＰ■ｒ　Ｍ　Ｐｔ　ｔ
　＋Ｍ　Ｐ　：ｌＩ．　Ｍ　Ｐ　ｓ１・・・が各段ごと
に設けられる。

そしてこの回路において、例えば第２図Ａ，　Ｂに示す
ようなクロック信号Ｈｃ，Ｈｅが供給され、同図Ｃに示
すような入力スタート信号Ｈ，が供給されると、この信
号Ｈ，の期間はスイッチング素子Ｍ　Ｐ　＋　ｒがオフ
される。従ってインバータＩ，。の？力（■点）の電位
ＶＡは同図Ｄに示すようにクロック信号に従って低電位
になる。

すなわちこの回路において、各段にスタート信号Ｈ，が
供給され、クロック信号に従って遷移が行われる際に、
事前に■，［Ｆ］間の帰還路がオフされる．このため従
来発生していた貫通電流が阻止され、これによって動作
速度を大幅に向上させることができる。

なお第３図はシミュレーションによって求められた波形
図であって、図から明らかなように、電位ｖＡ及び信号
φ■の変化が、破線で示す従来のものより急速に行われ
るようになっている。

こうして上述の回路によれば、帰還路に設けられたスイ
ッチ手段が信号の到来時にオフされることによって、遷
移時の貫通電流が阻止され、動作速度が向上されると共
に、そのときの消費電力も大幅に削減することができる
ものである。

またこの装置によれば、表示の高解像度化を容易に実現
することができる。

なお上述の装置において、負論理の転送を行う場合には
、第４図に示すように帰還路に設けられるスイッチング
素子をＮＭＯＳ素子ＭＮ．．，ＭｈＬｔで構戒すること
によって、同様に適用できるものである。

〔発明の効果〕

この発明によれば、帰還路に設けられたスイッチ手段が
信号の到来時にオフされることによって、遷移時の貫通
電流が阻止され、動作速度が向上されると共に、そのと
きの消費電力も大幅に削減することができるようになっ
た。

【図面の簡単な説明】

第１図は本発明による走査回路の一例の構或図、第２図
はタイミングチャート図、第３図はシミュレーションに
よる波形図、第４図は他の例の構戒図、第５図は従来の
回路の構戒図、第６図はタイミングチャート図、第７図
は従来の具体回路図、第８図はタイミングチャート図、
第９図はシミュレーションによる波形図である。 ＩＰ，ＩＮはインバータを構成する素子、Ｐ，Ｎ． ＭＰ， ＭＮはスイッチング素子である。 代 理 人 松 隈 秀 盛 ＧｃＰＨ４ タイミングチャート 第６図 ＼ 第 ８ 図

Claims (1)

1. 【特許請求の範囲】 入力信号を第１のクロック信号に同期して駆動される第
   １のインバータと通常構成の第２のインバータの直列回
   路を介して次段に供給すると共に、この次段に供給され
   る信号を上記第１のインバータの駆動と反転で駆動され
   る第３のインバータを介して上記第１のインバータの出
   力に帰還して１クロック期間のラッチを行うようにした
   走査回路において、 上記第３のインバータから第１のインバータへの帰還路
   に直列に第１及び第２のスイッチ手段を設け、 これらのスイッチ手段を上記第１及び第３のインバータ
   への信号の到来時にオフとなるようにしたことを特徴と
   する走査回路。