JPH0316711B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は目的とする記憶領域もしくはその周辺
に欠陥（デイフエクテイブスポツト）が存在する
場合に代替の記憶領域を自動的にアクセスする磁
気デイスク装置に関する。

磁気デイスク装置において各種情報を記憶する
ために用いられるデイスクは、多かれ少なかれ何
らかの欠陥（デイフエクテイブスポツト）を有し
ている。このような欠陥を有するデイスクにあつ
ては、１デイスクアドレスが割り当てられる最小
記憶領域（通常の最小記憶領域）すなわちセク
タ、更には一定数のセクタの集合でなるトラツク
の幾つかが使用不可能となる恐れがある。しか
し、ホスト計算機側で、デイスク内の使用可能な
領域と使用不可能な領域とを認識し、この認識に
基づいてデイスクをリード／ライトすることは不
可能である。そこで、デイスクに予備領域（予備
セクタ、更には予備トラツク）を設けておき、使
用不可能なセクタ（欠陥セクタ）または使用不可
能なトラツク（欠陥トラツク）内のセクタをアク
セスする場合、磁気デイスク装置の内部制御によ
つて上記予備領域の該当するセクタを代替セクタ
として用いる方法が一般的に採用されている。

第１図および第２図は欠陥トラツク（または欠
陥セクタ）の代替えのための予備領域を備えた従
来のデイスクのフオーマツトを示すものである。
まず第１図を参照して従来の磁気デイスク装置に
おける制御動作について説明する。図中Ｔ０〜Ｔ
６，TSP０〜TSP３はデイスクの物理的なトラ
ツク位置を示し、このうちTSP０〜TSP３は予
備トラツクである。Ｓ０〜Ｓ８はセクタの物理位
置を示し、第１図の例では１トラツク当り９セク
タに分割されている。また、各トラツク（Ｔ０，
Ｔ４，Ｔ５，TSP０〜TSP３）の各セクタ位置
ごとに記されている２桁の数値列はデイスクに書
き込まれているデイスクアドレスを示すもので、
上位桁はトラツク番号、下位桁はセクタ番号をそ
れぞれ示している。たとえば「01」はトラツク
０、セクタ１を、「40」はトラツク４、セクタ０
を示している。また、Ｔ１，Ｔ２，Ｔ３，Ｔ６の
各セクタ位置ごとに記されているTSP０〜TSP
３は代替トラツク位置（代替トラツクのトラツク
アドレス）を示している。これは、Ｔ１，Ｔ２，
Ｔ３，Ｔ６に欠陥（デイフエクテイブスポツト）
が存在するために、それぞれ予備トラツクTSP
０，TSP１，TSP２，TSP３を代替トラツクと
して使用することを指示するものである。たとえ
ばデイスクアドレス「10」をアクセスする場合磁
気デイスク装置内のデイスク制御装置は、まずデ
イスクの該当する物理位置のセクタすなわちＴ
１，Ｓ０セクタのヘツダ部の内容をリードするこ
とにより、代替トラツクTSP０のアドレスを知
る。次にデイスク制御装置は上記アドレスで指定
されているトラツクTSP０をあたかもトラツク
Ｔ１としてTSP０，Ｓ０セクタをアクセスする。
なお、Ｔ１，Ｓ０セクタのヘツダ部にデイフエク
テイブスポツトが存在する場合にはリードエラー
となり、代替トラツクTSP０のアドレスを知る
ことができないため、デイスク制御装置は後続す
るセクタすなわちＴ１，Ｓ１セクタのヘツダ部を
リードする。この動作はヘツダ部がエラーなくリ
ードされるまで続けられる。第１図および上述の
説明で明らかなように、トラツクＴ１の各セクタ
には予備トラツクTSP０のアドレスが書き込ま
れており、Ｔ１，Ｓ０〜Ｔ１，Ｓ８のうち１セク
タでもエラーなくヘツダ部がリードできればトラ
ツクTSP０を代替トラツクとして使用すること
ができる。TSP０，Ｓ０セクタにはデイスクア
ドレス「10」が書き込まれており、目的のセクタ
がアクセスされたことになる。すなわち、トラツ
クＴ１が欠陥トラツクである場合に、その代替ト
ラツクTSP０が見かけ上トラツクＴ１としてア
クセスされる。しかし、上述の方式では、１トラ
ツクを構成するセクタ群のたとえ１セクタだけに
しかデイフエクテイブスポツトが存在しない場合
でも、当該トラツクに代えて代替トラツクを使用
するため、多数の代替トラツクを必要とし、デイ
スクの実質的な記憶容量が著しく減少する欠点が
あつた。また、上述の方式では、代替トラツクを
アクセスするのにシーク動作を必要とする場合が
殆んどであり、処理速度が著しく低下する欠点も
あつた。

次に第２図のフオーマツトが適用される従来の
磁気デイスク装置における制御動作について説明
する。図中SPは予備トラツク、×はデイフエクテ
イブセクタ（欠陥セクタ）を示している。ここで
はデイフエクテイブスポツトの存在をセクタ単位
で問題にする場合に、該当セクタをデイフエクテ
イブセクタ（欠陥セクタ）と称している。第２図
の例では、トラツクＴ０〜Ｔ６についてはそれぞ
れセクタＳ８を予備セクタとし、トラツクTSP
０〜TSP３については全セクタを予備セクタと
している。そして、第２図に示されるようにトラ
ツクＴ１のセクタＳ３（Ｔ１，Ｓ３セクタ）がデ
イフエクテイブセクタである場合、当該セクタの
代替セクタはＴ１，Ｓ８セクタに置かれる。ま
た、トラツクＴ２のセクタＳ２，Ｓ５のように１
トラツク当り２セクタ以上のデイフエクテイブセ
クタの存在に対しては、１つのデイフエクテイブ
セクタたとえばＴ２，Ｓ２セクタの代替セクタは
同一トラツクＴ１の予備セクタ（Ｔ１，Ｓ８セク
タ）に置かれ、残りのデイフエクテイブセクタた
とえばＴ２，Ｓ５セクタの代替セクタは予備トラ
ツクTSP０のセクタＳ０（TSP０，Ｓ０セクタ）
に置かれる。すなわち、Ｔ１，Ｓ８セクタのヘツ
ダ部にデイスクアドレス「13」が、Ｔ２，Ｓ８セ
クタのヘツダ部にデイスクアドレス「22」が、
TSP０，Ｓ０のセクタのヘツダ部にデイスクア
ドレス「25」がそれぞれ書き込まれている。この
方式では、デイフエクテイブセクタのヘツダ部で
代替アドレスを示す必要がある。しかし、当該ヘ
ツダ部にデイフエクテイブスポツトが存在する場
合にはリードエラーとなつて代替アドレスを知る
ことができなくなるため、同じセクタ内のデイフ
エクテイブスポツトの存在しない部分で代替アド
レスを示す特別の制御が必要となる欠点があつ
た。しかも、代替アドレスを示すためのエラー部
分を有さないデイフエクテイブセクタが存在する
場合には上述の方式は適用不可能となり、第１図
の場合と同様にトラツク単位で代替えをしなけれ
ばならなかつた。したがつて、デイフエクテイブ
セクタが１トラツク当り１セクタの場合には、第
１図の場合に比較して予備トラツク数は少なくて
済むが、２セクタ以上存在する場合には必要とす
る予備トラツク数は第１図の場合とほぼ同程度で
あり、やはりデイスクの実質的な記憶容量の減少
は避けられなかつた。

ところで、デイスクアクセスは一般に特定の１
セクタだけを対象とすることはなく、連続する多
数のセクタを対象として行なわれる。上述の方式
において、たとえばトラツクＴ２の全セクタを順
次アクセスする場合、その（データ部に対する）
アクセス順はＴ２，Ｓ０→Ｔ２，Ｓ１→Ｔ２，Ｓ
３→Ｔ２，Ｓ３→Ｔ２，Ｓ４→TSP０，Ｓ０→
Ｔ２，Ｓ６→Ｔ２，Ｓ７となる。ここで、Ｔ２，
Ｓ１→Ｔ２，Ｓ８，Ｔ２，Ｓ８→Ｔ２，Ｓ３，Ｔ
２，Ｓ４→TSP０，Ｓ０，TSP０，Ｓ０→Ｔ２，
Ｓ６については、隣接するセクタへのアクセスで
はなくなるため、トラツクＴ０のようにデイフエ
クテイブセクタがない場合にくらべて著しくアク
セス速度が低下する。しかも上述の例ではトラツ
クの移動が２回発生するためより一層の遅れが発
生する。また、デイフエクテイブセクタが１セク
タだけしか存在しないたとえばトラツクＴ１の場
合でも、上述の方式ではＴ１，Ｓ２→Ｔ１，Ｓ
８，Ｔ１，Ｓ８→Ｔ１，Ｓ４の如く隣接するセク
タへのアクセスでなくなる場合が２回発生し、や
はりアクセス速度が低下する欠点があつた。

本発明は上記事情に鑑みてなされたものでその
目的は、欠陥を有するデイスクの実質的な記憶容
量を増加し、かつアクセス速度が高速化できる磁
気デイスク装置を提供することにある。

以下、本発明の一実施例を図面を参照して説明
する。第３図は磁気デイスク装置１０の構成を示
すものである。磁気デイスク装置１０はデイスク
装置１０１とデイスク制御装置１０２とを有して
いる。デイスク装置１０１はデイスク１０３の駆
動／停止を行なうデイスク駆動機構、磁気ヘツド
を移動させて所望のトラツクへ位置付けするアク
セス（シーク）機構、デイスク１０３へのデータ
書込み／読出しを行なう書込み／読出し機構（い
ずれも図示せず）など周知の構成を有している。

第４図はデイスク１０３のフオーマツトの一例
を示すものでトラツクＴ０，Ｔ１、トラツクＴ３
〜Ｔ５の各Ｓ８セクタが予備セクタ（予備の最小
記憶領域）として用いられ、トラツクTSP０〜
TSP３が予備トラツク（第２記憶領域）として
用いられる。トラツクＴ０（第１記憶領域）はデ
イフエクテイブセクタが存在しない場合であり、
Ｓ８セクタは予備セクタとして残される。トラツ
クＴ１（第１記憶領域）は第２図の例と同様にデ
イフエクテイブセクタが１セクタ（Ｔ１，Ｓ３セ
クタ）存在する場合である。ただし、デイフエク
テイブセクタに代えて直接予備セクタを割り当て
る第２図の例とは異なつている。ここでは、Ｔ
１，Ｓ３セクタ〜Ｔ１，Ｓ７のセクタのヘツダ部
に本来書き込まれるべきデイスクアドレス「13」
〜「17」は、それぞれ次のセクタすなわちＴ１，
Ｓ４セクタ〜Ｔ１，Ｓ８セクタのヘツダ部に書き
込まれている。すなわち本実施例では、デイフエ
クテイブセクタであるＴ１，Ｓ３セクタから後続
するＴ１，Ｓ４セクタＴ１，Ｓ７セクタに至る各
セクタのデイスクアドレス「13」〜「17」を１セ
クタずつ順次後のセクタにずらして割り当てるこ
とによつて、デイフエクテイブセクタの代替えを
行なうようにデイスクがフオーマツトされてい
る。したがつて、図から明らかなようにトラツク
Ｔ１の予備セクタ（Ｔ１，Ｓ８セクタ）には正常
セクタであるＴ１，Ｓ７セクタに割り当てられる
べきデイスクアドレス「17」が割り当てられる。
この場合、デイフエクテイブセクタであるＴ１，
Ｓ３セクタの直接の代替セクタは正常セクタであ
るＴ１，Ｓ４セクタである。

トラツクＴ２（第３記憶領域）はデイフエクテ
イブセクタが多数存在する場合であり、各セクタ
のヘツダ部には代替トラツクとして予備トラツク
TSP０を指定する代替アドレス情報が書き込ま
れている。なお、トラツクＴ２のようにトラツク
単位で代替えが行なわれるトラツクをデイフエク
テイブトラツクと称する。

トラツクＴ３（第１記憶領域）はデイフエクテ
イブセクタが２セクタ（Ｔ１，Ｓ２セクタ、Ｔ
３，Ｓ５セクタ）存在する場合であり、Ｔ３，Ｓ
２セクタ〜Ｔ３，Ｓ７セクタのヘツダ部に本来書
き込まれるべきデイスクアドレス「32」〜「37」
は、それぞれ次のセクタ、もしくは次のセクタが
デイフエクテイブセクタである場合には更に次の
セクタ、もしくは次のセクタが存在しないためオ
ーバフローする場合には次のトラツクの先頭セク
タ（Ｓ０セクタ）、すなわちＴ３，Ｓ３セクタ、
Ｔ３，Ｓ４セクタ、Ｔ３，Ｓ６セクタ〜Ｔ３，Ｓ
８セクタ、Ｔ４，Ｓ０セクタのヘツダ部に書き込
まれている。トラツクＴ４（第１記憶領域）はデ
イフエクテイブセクタが存在しない場合である
が、先行するトラツクＴ３からのオーバフローに
より、Ｔ４，Ｓ０セクタにデイスクアドレス
「37」が割り当てられるため、デイスクアドレス
「40」〜「47」の割り当て先を、本来の割り当て
先であるＴ４，Ｓ０セクタ〜Ｔ４，Ｓ７セクタか
ら順に１セクタずつ後にずらして、Ｔ４，Ｓ１セ
クタ〜Ｔ４，Ｓ８セクタに変更してある。この場
合、トラツクＴ３に存在する２個のデイフエクテ
イブセクタの代替えが、トラツクＴ３およびトラ
ツクＴ４の２トラツクで収束されることになる。

トラツクＴ５（第１記憶領域）はトラツクＴ０
と同様にデイフエクテイブセクタが存在しない場
合、トラツクＴ６（第３記憶領域）はトラツクＴ
２と同様にデイフエクテイブセクタが多数存在す
る場合であり、それぞれ上述したトラツクＴ０，
Ｔ２と同様にデイスクフオーマツトされている。

なお、第４図のデイスクフオーマツトには図示
されていないが、各セクタのヘツダ部には、デイ
フエクテイブセクタと正常セクタを区別するため
のデイフエクテイブセクタフラグ、デイフエクテ
イブトラツクと正常トラツクを区別するためのデ
イフエクテイブトラツクフラグ、更にはエラーチ
エツクのためのCRC（Cyclic Redundancy
Check）情報なども書き込まれている。

再び第３図を参照すると１０４はデイスク制御
装置１０２の中心を成す制御部である。制御部１
０４は演算制御装置２０から与えられる指令を解
読してデイスク装置１０１をアクセス制御する機
能を有する。制御部１０４には目的トラツク上
（の或るセクタ）から読み出されたヘツダ部のデ
イフエクテイブセクタフラグおよびデイフエクテ
イブトラツクフラグがそれぞれ保持されるフラグ
レジスタ１０５が設けられている。制御部１０４
はフラグレジスタ１０５を参照し、デイフエクテ
イブセクタフラグが立つていれば対応するセクタ
がデイフエクテイブセクタであるものと判断し、
後続する物理位置のセクタのヘツダ部、もしくは
リード状態にあるセクタが最後尾のセクタであれ
ば次のトラツクの先頭セクタのヘツダ部に対する
リード動作を行なう機能を有している。また制御
部１０４は、デイフエクテイブトラツクフラグが
立つている場合に、対応するセクタが属するトラ
ツクがデイフエクテイブトラツクであるものと判
断し、上記ヘツダ部で指定されている予備（代
替）トラツクへのシーク指令を発生するようにな
つている。また制御部１０４は、ヘツダ部の内容
が正しく読み取れなかつた（リードエラーの）場
合、次のセクタのヘツダ部に対するリード動作を
行なう機能を有している。更に制御部１０４は、
ヘツダ部で示されているデイスクアドレスが目的
とするデイスクアドレスに一致しなかつた場合に
もデイフエクテイブセクタ検出時と同様なリード
動作を行なう機能を有している。なお、本実施例
において、制御部１０４はシーク後のセクタアク
セスに際し、物理位置上のデイスクアドレスが目
的とするデイスクアドレスより小さいか等しいセ
クタからヘツダ部のリード動作を行なうようにな
つている。１０６は制御部１０４と演算制御装置
２０との間のコントロールライン、１０７は制御
部１０４とデイスク装置１０１との間のコントロ
ールラインである。１０８は制御部１０４のイン
タフエースとしてのドライバ／レシーバ、１０９
はドライバ／レシーバ１０９を介して演算装置２
０、デイスク装置１０１にそれぞれ接続されるデ
ータラインである。

次に本発明一実施例の動作を第５図のフローチ
ヤートを参照して説明する。たとえば、演算制御
装置２０からデータライン１０９およびコントロ
ールライン１０６を介してデイスク制御装置１０
２の制御部１０４にデイスクアクセス指令が与え
られ、当該指令がデイスクアドレス「13」へのア
クセス指令であるものとする。制御部１０４は当
該指令を解読してトラツクＴ１のＳ３セクタへの
アクセスであることを判断し、データライン１０
９およびコントロールライン１０７を介してデイ
スク装置１０１に対応するシーク指令を与える。
デイスク装置１０１はこのシーク指令に応じて磁
気ヘツドを指定されたトラツク（トラツクＴ１に
該当するシリンダ位置）上に位置決めする。そし
て、シーク動作が完了すると、制御部１０１は第
５図のステツプSP1に示されるようにデイスクア
ドレスリード指令をデイスク装置１０１に与え
る。本実施例では、目的とするデイスクアドレス
（「13」）に対応する物理的なセクタ位置、または
当該セクタ位置より更に先行するセクタ位置から
デイスクアドレス（ヘツダ部）の読み出しが行な
われるようになつている。たとえば今、デイスク
１０３におけるトラツクＴ１のＳ３セクタのヘツ
ダ部の内容がデイスク装置１０１で読み出され、
データライン１０９、ドライバ／レシーバ１０８
を介して制御部１０４に転送されたものとする。

制御部１０４は、上記ヘツダ部の内容が正常に
リードされたか否かすなわちリードエラーが発生
したか否かをCRCチエツクによつて判断する
（ステツプSP２）。そして、正常にリードが行な
われた場合、制御部１０４はフラグレジスタ１０
５を参照し、デイフエクテイブセクタフラグまた
はデイフエクテイブトラツクフラグのいずれか一
方が立つているか否かを判断する（ステツプSP
３）。そして、フラグが立つている場合、制御部
１０４は該フラグがデイフエクテイブセクタフラ
グであるか否かを判断する（ステツプSP４）。Ｔ
１，Ｓ３セクタはデイフエクテイブセクタである
ため、デイフエクテイブセクタが立つており、制
御部１０４は次のセクタ（Ｔ１，Ｓ４セクタ）を
指定し（ステツプSP５）、再びデイスクアドレス
リード指令をデイスク装置１０１に与える。な
お、上述の例は、デイフエクテイブセクタである
Ｔ１，Ｓ３セクタのヘツダ部にデイフエクテイブ
スポツトが存在せず、ヘツダ部の内容が正しく読
めた場合であるが、当該セクタのヘツダ部にデイ
フエクテイブスポツトが存在するためにステツプ
SP２でエラー検出がなされた場合にも、制御部
１０４は次のセクタ（Ｔ１，Ｓ４セクタ）のデイ
スクアドレスリードを行なう。そして、Ｔ１，Ｓ
４セクタからヘツダ部の内容が正常にリードさ
れ、かつデイフエクテイブセクタトラツクフラグ
およびデイフエクテイブトラツクフラグのいずれ
も立つていなければ、制御部１０４はデイスク装
置１０１から読み出されたＴ１，Ｓ４セクタのヘ
ツダ部の内容に示されているデイスクアドレスが
目的とするデイスクアドレス「13」に一致するか
否かを比較判断する（ステツプSP６）。この場
合、第４図のデイスクフオーマツトから明らかな
ように、Ｔ１，Ｓ４セクタにはデイスクアドレス
「13」が割り当てられており、制御部１０４は一
致判断を行なう。

次に制御部１０４は一致判断に応じ、（当該Ｔ
１，Ｓ４セクタの）データ部のアクセス指令をデ
イスク装置１０１に出力する（ステツプSP７）。
デイスク装置１０１は制御部１０４からのアクセ
ス指令に応じてＴ１，Ｓ４セクタのデータ部の読
み取りを行なう。そして、この読み取りデータは
データライン１０９を経由して演算制御装置２０
に転送される。

一方、トラツクＴ２の或るセクタに対するデイ
スクアクセスの場合、各セクタのヘツダ部にはデ
イフエクテイブトラツクフラグが書き込まれてい
るため、９セクタのうちの少なくとも１セクタの
ヘツダ部が正常にリードされるならば、ステツプ
SP４の判断が行なわれ、デイフエクテイブトラ
ツク存在の判断結果に応じて、ヘツダ部で指定さ
れている予備トラツクTSP０へのシーク指令が
制御部１０４からデイスク装置１０１に出される
（ステツプSP８）。以下のアクセスは前述したト
ラツクＴ１に対するデイスクアクセスの場合と同
様である。

ところで、ステツプSP２においてリードエラ
ーが検出された場合、制御部１０４はヘツダ部の
読取りが正常に行なわれるまで順次対象セクタを
変えながら（ステツプSP９）同一トラツクに対
してデイスクアドレスリードを続ける。また、ス
テツプSP６においてアドレス不一致が判断され
た場合、制御部１０４は読み取つたデイスクアド
レスが目的のデイスクアドレスより小さいか否か
の判断を行なう（ステツプSP１０）。そして、読
み取りデイスクアドレスが目的のデイスクアドレ
スより小さい場合、制御部１０４は次のセクタの
デイスクアドレスリードを行ない、上記の逆の場
合には演算制御装置２０に対してエラー通知を行
なう。

なお、前記実施例では、各トラツクＴ１〜Ｔ６
にそれぞれ１つの予備セクタが設けられている場
合について説明したが、予備セクタ数は前記実施
例に限定されるものではなく、デイフエクテイブ
セクタの数およびその分布状態に応じて適切な数
の予備セクタを設けることが好ましい。

以上の説明から明らかなように本発明によれば
次に列挙する如き種々の作用効果を得ることがで
きる。

(1) １トラツクに存在するデイフエクテイブセク
タの数が、該トラツクに設けられている予備セ
クタ数以下の場合には、その予備セクタを使用
すればよいため、この種のデイフエクテイブセ
クタに対しては冗長がある。

(2) デイフエクテイブセクタの代替えが、直接予
備セクタに対して行なわれるのではなく、正常
セクタをも含めて１セクタずつ順次ずらして割
り当て先を変更し、最終的に或るトラツクの予
備セクタで収束するようにしているので、デイ
フエクテイブセクタに対する直接の代替えセク
タが、第１図、第２図の従来例に比較してデイ
フエクテイブセクタの極めて近くに位置するた
め、デイフエクテイブセクタの代替えによるア
クセス速度の低下は少くてすむ。

(3) １トラツクに存在するデイフエクテイブセク
タの数が該トラツクに設けられている予備セク
タ数を越えた場合には、割り当てセクタを順次
ずらして各トラツクごとに設けられた予備セク
タを順に使用するようにしているので、少ない
予備セクタ数で多数の予備セクタを設けた場合
と同等の効果が得られる。

(4) 複数のデイスクを用いる磁気デイスク装置に
あつては、一般に同一シリンダに該当する各デ
イスクの表面、裏面の順にトラツク番号（ヘツ
ド番号）が割り当てられている。たとえば１枚
目のデイスクのシリンダ０の表面をトラツク
０、裏面をトラツク１、同じく２枚目のデイス
クのシリンダ０の表面をトラツク２、裏面をト
ラツク３，…の如く割り当てられる。これは、
同一シリンダ内ではシーク動作は不要となるこ
とに着目して、アクセス速度の高速化を図つた
ことによるものである。ところで、大きなデイ
フエクテイブスポツトの存在は、該当デイスク
の近接するシリンダ方向に影響を及ぼす必然性
があるが、ヘツド方向（該当デイスクの同一シ
リンダ内の反対面、他のデイスクの同一シリン
ダ内）に影響を及ぼす必然性がない。したがつ
て、上述のようなトラツク（ヘツド）割り当て
がなされている磁気デイスク装置にあつては、
該当トラツクで代替セクタの割り当てが収束し
ない場合でも、同一シリンダ内の他のデイスク
のトラツクで収束が可能となるため、予備セク
タを効率的に使用できるとともに、シーク動作
が不要であるため、デイフエクテイブセクタの
代替えによるアクセス速度の低下は少なくてす
む。

(5) 上記(4)，(5)で示されているように、多数のデ
イフエクテイブセクタが存在するために該当ト
ラツクで代替セクタの割り当てが収束しない場
合でも、後述する幾つかのトラツクの予備セク
タを使うことで収束が可能となるため、予備ト
ラツク数を最小限度に抑えることができる。

(6) 同一シリンダ内の他のデイスクのトラツクを
使用しても代替セクタの割り当てが収束しない
場合、予備トラツクを代替トラツクとして割り
当てることによつて、予備セクタを用い、複数
のトラツクで代替セクタのずらし割り当てを行
なう場合にくらべてアクセス速度の低下はより
少なくてすむ。

(7) デイフエクテイブセクタ内で代替アドレスを
示す必要がないため、該当セクタ内にエラーフ
リーの部分を全く必要とせず、またデイフエク
テイブトラツクにおいては少なくとも１セクタ
だけ正常にヘツダ部（代替アドレス）の読み取
りができればよいため、デイスクの歩留りが向
上する。

以上要するに本発明の磁気デイスク装置によれ
ば、欠陥を有するデイスクの実質的な記憶容量の
増加およびアクセス速度の高速化を図ることがで
きる。

【図面の簡単な説明】

第１図および第２図は従来の磁気デイスク装置
に適用されるデイスクのフオーマツトを示す図、
第３図は本発明の磁気デイスク装置の一実施例を
示すブロツク図、第４図は上記実施例におけるデ
イスクのフオーマツトを示す図、第５図は動作を
説明するためのフローチヤートである。 １０……磁気デイスク装置、１０１……デイス
ク装置、１０２……デイスク制御装置、１０３…
…デイスク、１０４……制御部、１０５……フラ
グレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ デイスクアドレスが割り当てられる通常の最
   小記憶領域の集合および所定数の予備の最小記憶
   領域で成る１つもしくは複数の第１記憶領域、予
   備の最小記憶領域の集合で成る１つもしくは複数
   の第２記憶領域、および欠陥を有する多数の最小
   記憶領域を含む最小記憶領域の集合で成り、各最
   小記憶領域毎に共通の上記第２記憶領域を代替記
   憶領域とするようにフオーマツトされた１つもし
   くは複数の第３記憶領域を備え、上記各最小記憶
   領域のヘツダ部には、同最小記憶領域に割り当て
   られているデイスクアドレス、同最小記憶領域自
   身が欠陥であるか或いは同最小記憶領域を含むを
   記憶領域全体が欠陥であるかを示す情報、および
   記憶領域全体が欠陥である場合にはその代替記憶
   領域として上記第２記憶領域の１つを示す情報が
   設定され、更に欠陥を有する通常最小記憶領域を
   含む上記第１記憶領域が存在する場合、同第１記
   憶領域または同第１記憶領域を含む複数の連続す
   る第１記憶領域において、欠陥を有する最初の通
   常最小記憶領域から、その全領域内の最後の通常
   最小領域までの各通常最小記憶領域に本来割り当
   てられるべき各デイスクアドレスが、その全領域
   内の上記予備最小記憶領域を含む欠陥のない最小
   記憶領域に順次ずらされて割り当てられるように
   フオーマツトされたデイスクがセツトされるデイ
   スク装置と、 外部から与えられる目的アドレス情報に一致し
   ているデイスクアドレスが割り当てられている最
   小記憶領域をアクセス制御するデイスク制御装置
   とを具備し、 上記デイスク制御装置は、外部から与えられる
   アクセス指令に応じて上記デイスクの最小記憶領
   域のヘツダ部をリードアクセスするリードアクセ
   ス手段と、このリードアクセス手段によつてリー
   ドされた該当する最小記憶領域自身または同最小
   記憶領域を含む記憶領域全体が欠陥であるかを判
   別する欠陥判別手段と、この欠陥判別手段により
   上記該当する最小記憶領域自身が欠陥であること
   が判別された場合、上記リードアクセス手段に対
   して後続する最小記憶領域のヘツダ部をリードさ
   せる手段と、上記欠陥判別手段により上記該当す
   る最小記憶領域を含む記憶領域全体が欠陥である
   ことが判別された場合に、同最小記憶領域のヘツ
   ダ部で代替領域として示されている上記第２記憶
   領域にシークさせて、上記リードアクセス手段に
   対して最小記憶領域のヘツダ部をリードさせる手
   段とを備えていることを特徴とする磁気デイスク
   装置。