JPH03163914A - 非線形アナログ・デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 畏血公１ 本発明は、アナログ・デジタル変換器に関するものであ
って、更に詳細には、例えば高い値に対しては輝度スケ
ール又は輝度スケールの組合わせ又低い値に対しては線
形スケール等のような任意の所望のスケールで未知の入
力値の表示を与える非線形アナログ・デジタル変換器に
関するちので１１ ある。

逆ＩＬ術 データ処理システムはデジタル信号で動作する。しかし
ながら、データ処理システムへの入力は、通常、アナロ
グである。例えば、ビデオ信号は、デジタルビデオ記録
のためにシステム内において断続的に測定される。これ
らの測定値は、デジタルデータ記録システムへ導入する
前に、このようなシステムによって格納するためにデジ
タル形態へ変換されねばならない。線形アナログ・デジ
タル変換器は、このようなビデオ信号をデジタル形態へ
変換するために長年の間使用されている。ダイナミック
レンジ、即ち最大検知可能信号と最小検知可能信号との
比は約１　０００対ｌであるので、ビデオ適用のための
線形アナログ・デジタル変換器は、ビデオ信号を約１　
０００部へ分解する分解能を有することが必要とされる
。

アナログ・デジタル変換器の性能を考慮する上で二つの
重要なパラメータが存在している。それらは、（１）変
換速度、及び（２）アナログデ１２ 夕をデジタル形態へ変換させる場合の分解能乃至は精度
である。現在使用中の変換器は、これら二つのパラメー
タの内の一方のみを達成することに成功しているに過ぎ
ない。

一つのタイプの変換器であるフラッシュ変換器において
は、同時的即ち並列的な関係で動作する複数個の比較器
が使用される。変換において所定の精度を与えるために
、多数の比較器が使用されねばならない。例えば、１０
個の二進ビットへの変換が行われねばならない場合には
、１０２４個の比較器を使用せねばならない。理解され
る如く、このことは、変換器を大型で、複雑で、高価で
、且つ製造困難なものとさせる。

別のタイプの変換器においては、逐次近似を行って、ア
ナログ値を対応するデジタル値へ変換する。各近似にお
いて、低下した二進有意性即ち桁位置の段階的なビット
の値が決定される。このタイプの変換器は、比較的簡単
であり、且つ極めて正確なものとすることが可能であっ
て、特に逐次近似の数が比較的大きな場合にはそのこと
がいえる。しかしながら、このタイプの変換器は低速で
ある。更に、変換を得るために必要な時間は、変換精度
が増加するに従い増加する。

ビデオ信号をデジタル化する問題に対する一つの可能な
解決方法は、対数即ちｌＮｏｇＪ特性を有する変換器を
使用することである。このタイプの変換器においては、
分解能は信号レベルと逆比例する。このことは、所定の
範囲の変換に亘って一定の部分的な分解能を与えること
となる。ビデオ信号の場合、対数変換特性は最も好まし
い非線形変換特性ではない。ダイナミックレンジの低い
方の端部において、対数特性は、人の目の輝度応答に比
較して細かすぎるステップを有している。

逆に、ダイナミックレンジの高い方の端部においては、
ステップが粗すぎる。

対数変換器は、所要の人力対出力伝達特性を発生するた
めに、例えばシリコンダイオードのような部品を使用し
て従来構成されていた。シリコンダイオードは、この目
的のために有用である。なぜならば、それは電流対電圧
の対数特性を有しているからである。しかしながら、シ
リコンダイオードの変換特性は、ある温度不安定性を有
しており、それは電圧をデシタル化する上て数ミリボル
１・の程度の顕著なエラーを発生ずるからである。ビデ
オ信号のダイナミックレンジの低い方の端部における信
号は、通常、数ミリボルトに過ぎないのて、このダイオ
ードの変換特性におけるエラーは著しい歪を発生させる
。

桂一追 本発明は、以上の点に鑑みなされたちのであって、上述
した如き従来技術の欠点を解消し、例えば人間の目の輝
度特性等のような任意の所望の非線形変換特性を有する
アナログ・デジタル変換器を提供することを目的とする
。

豊一見 本発明の変換器は高速で簡単で且つ廉価なものである。

本発明の一実施例においては、一対の抵抗膜分割器が設
けられており、それは、本発明の原理に基づいて相互接
続されると、任意の方向において膜の厚さ（又は固有抵
抗）における線形勾配に対して比較的影響を受けないも
のとなる。この抵抗膜分割器は、輝度特性が線形となる
低い信号レベルにおいて輝度特性と簡単に且つ精密に整
合させることが可能である。

本発明の一実施例においては、集積回路チップ上におい
て第一方向に第一膜が配設され、該膜に沿った段階的即
ち漸進的位置において段階的に増加する抵抗値を与える
。この膜は、一様に離隔されたタップを有している。こ
の膜の第一端及び第一端の夫々へ第一及び第二基準電圧
を印加することが可能である。

第一膜から任意の方向へ変位された位置において第一方
向と反対の方向に第二の膜をチップ上に配設することが
可能である。この第二の膜は、第一の膜と同一の構成を
有することが可能である。

第一及び第二基準電圧を、第二の膜の第一端及び第二端
の夫々へ印加することが可能である。第一の膜上の特定
のタップを、第二の股上の対応する位置におけるタップ
へ接続させることが可能である。

」　ｂ 複数個の差動比較器が設けられており、その各々は信号
入力端と基準入力端とを有している。各比較器の基準入
力端は、第一の膜上のタップの個々の一つへ接続されて
いるが、必ずしも相継ぐタップへ接続することは必要で
はない。第一の膜上のタップへの基準入力端の接続は、
第一方向において非線形（例えば、輝度）間隔を有する
ことが可能であり，これらのタップ間に非線形電圧（例
えば、輝度）関係を与えることが可能である。入力電圧
がこれらの比較器の全ての信号人力端へ印加される。こ
の入力電圧を表わす二進信号が、比較器によって発生さ
れ、その入力電圧は基準人力電圧と実質的に等しい。

髪凰別 以下、添イ」の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。

第１図に示した本発明の一実施例においては、集積回路
チップ１０が設けられている。このチップは、例えば約
１／４インチ等のような適宜の長さ及び約１／１０イン
チ等のような適宜の幅を有することが可能である６電気
的抵抗特性を持った物質から形成される薄膜ストリップ
１２ａ及びｌ２ｂがチップ１０上に形成されている。こ
れらの膜１２ａ及び１２ｂは、例えば、約１／２ミクロ
ンの厚さを持ったポリシリコン等のような物質から形成
することが可能である。

膜１２ａは、好適には、例えば第ｌ図乃至第３図におけ
る垂直方向のような任意の第一方向に配設されている。

好適には、この薄膜１２ａは、第一方向と同等の第二方
向において、第一方向において実質的に等間隔で離隔さ
れた変位位置において延在している。これらの位置にお
いて、膜１２ａは、好適には、バッド１４ａを画定して
いる。

パッド１４ａの各々は、好適には、矩形形状を有してい
る。パッド１４ａの各々は、完全に抵抗性物質で充填さ
れている。クップ１６ａが、異なったパッド内における
実質的に同一の位置においてパッド１４ａ内に設けるこ
とが可能である。

膜１２ｂを、膜１２ａと実質的に同一の特性を持ってチ
ップ１０上に形成することが可能である。ｌ！　ｌ　２
　ｂは、例えば水平方向等のような好適には第二方向に
おいて膜１２ａから変位されている。膜１２ｂは、膜１
２ａと反対方向に配設されており、従って膜１２ｂの第
一端は膜１２ａの第一端と反対側に位置している。膜１
２ｂはパッド１４ａに対応するパッド１４ｂが設けられ
ている。タップ１６ｂは、パッド１２ａ内のタップｌ６
ａの位置と実質的に同一の位置においてパッド１４ｂ内
に設けられている。

電源２４等からの付勢電位が、薄１ｍ　ｌ　２　ａ及び
１２ｂの第一端へ印加される。接地２６（第２図参照）
等の基準電位が、薄ＩＩ＃１　２　ａ及び１２ｂの第二
端へ印加される。このように、薄膜１２ａ及び１２ｂの
各々は、降下するタップ１６ａの各々において及び上昇
するタップ１６ｂの各々において、段階的に増加する大
きさの電圧を発生する上での分圧器として動作する。薄
膜１２ａ及び１２ｂの第二端を接地等のような基準電位
へ接続する代わりに、これらの端部を，負の値を・持っ
た基準電位へ接続させることが可能である。

エ　９ 薄膜１２ａ及び１２ｂの各々を高度の製造技術によって
形成した場合においても、薄膜における段階的な位置に
おいて薄膜の各々によって与えられる抵抗値において差
分的直線性エラーが発生する場合がある。例えば、これ
らのエラーは、薄膜に沿っての相継ぐ位置における薄膜
の厚さにおける段階的変化の結果として発生する場合ち
あれば、薄膜に沿っての相継ぐ位置において薄膜物質の
組成が段階的に変化する結果として発生する場合もある
。例えば、約０．５インチの幅及び長さを持ったチップ
において、高々０．５％の差分的直線性エラーが発生す
る場合がある。これらの逸れは大きなちのではないが、
それらはアナログ値からデジタル値への変換の精度に影
響を与える場合があり、特にそのような変換を極めて精
密に行うことが所望される場合に問題となる。

前述した差分的直線性エラーは、通常、特定の方向にお
いて発生する。従って、薄膜１２ａにおける段階的位置
において上昇方向において正のエラーが発生すると、薄
膜１２ｂにおける下方向に２　０ おける同様の段階的位置において対応する大きさの負の
エラーが発生する。薄膜１２ａ及び１２ｂは反対方向に
延在しているので、第２図における薄膜１２ａにおいて
は上方向における段階的位置において電圧が減少するが
、薄膜１２ｂにおいては、下方向における段階的位置に
おいて減少する。

従って、例えばリード２８によって、段階的であるが分
離された位置において薄膜１２ａとｌ２ｂとを接続する
ことにより、薄膜の何れか一方又は両方における差分的
非線形性から発生するエラーを補償するために薄膜上の
相継ぐクップｌ６ａと１６ｂとの間の差分的電圧の間に
おける平均値が得られる。この接続は、薄膜１２ａ及び
ｌ２ｂ上の対応するタップへなされる。リード２８の各
々は、薄膜１２ａ上のタップ１６ａの個々の一つと、薄
膜１２ｂ上のクップ１６ｂの対応する一つとの間に延在
する。薄膜１２ａ上のこのような個々のタップ１６ａと
薄膜１２ｂ上の対応するタップ１６ｂは、薄膜内に何等
差分的非線形性がない場合に等しい電圧を与えるような
ものである。リード２８によって薄膜１２ａと］．　２
　ｂとの間に設けねばならないのは、例えば１６個のよ
うな制限された数の接続のみである。そのために、制限
した数のタップ１６ａのみを薄膜１．　２　ａ上に接続
することが必要であるにすぎない。

リード３０は、薄膜１２ｂにおけるタツブ１６ｂの予め
選択したものから従来の態様で構成することが可能な比
較器３２の第一人力端子へ延在している。タップ１６ｂ
は、特定のスケールで比較器３２の相継ぐものへ人力電
圧を供給するために予め選択することが可能である。例
えば、比較器３２へ接続している個々のタツプ１６ｂは
、第３図の実施例に示した如く、例えば対数的スケール
等のような非線形スケールで比較器３２へ入力電圧を与
えるように予め選択することが可能である。対数スケー
ルにおいては、比較器３２へ接続しているタップ１６ｂ
の相継ぐものの間の距離は、対数を基にして増加する。

例えば電気的端子３４等から人力電圧が比較器２３ ３２の第二人力端子へ導入される。比較器３２の各々は
、従来の態様で動作し、端子３４上の入力電圧の大きさ
を、薄膜１２ｂから比較器へ導入された電圧と比較する
。比較器３２の各々は二つの出力端子を有している。各
比較器からの出力端子の一つと次の比較器からの他方の
出力端子とが、関連するＮＡＮＤゲート３６の入力端子
へ接続されている。ＮＡＮＤゲート３６の各々は、その
二つの入力端子上の信号の極性を比較し、１つその比較
の結果をその出力端子上に供給する。

複数個の比較器３２の内の二つの相継ぐ比較器３２にお
いて、比較の結果は反対極性である。換言すると、この
ような比較器の一つは薄膜１２ｂからの電圧よりも一層
大きな大きさの入力電圧を表わし、且つ他方の比較器は
薄膜１２ｂからの電圧よりも小さな大きさの入力電圧を
表わす。複数個の比較器３２におけるこれら二つの相継
ぐ比較器３２の位置は、端子３４上の入力電圧の大きさ
の表示を与える。相継ぐ対の比較器上の電圧の間の比較
は、ＮＡＮＤゲート３６によって与えられ、ＮΔＮＤゲ
ート３６の各々は、そのＮＡＮＤゲートにおける端子へ
導入された電圧が論理１の極性を有する場合にのみ特定
極性の出力信号を供給する。最初の論理ｌは、これら二
つの比較器の下側の比較器の上方即ち「活性化」出力端
において与えられる。第二の論理１は、これら二つの比
較器の上側の比較器の下側即ち「否定」出力端において
与えられる。

上述した変換器は、大きな精度で端子３４上に人力電圧
の二進表示を与えることが可能である。

例えば、薄膜１２ｂが約０　４９６インチの直線的距離
に沿って４０９６個のタップ１６ｂを具備する分圧器を
与えるものである場合には、これらのクップ１６ｂの相
継ぐちのの間の中心間距離は、約０　１ミル即ち約２　
５ミクロンである。

集積回路チップ１０が０４８ミクロン技術によって製造
される場合を仮定する。このような条件下においては、
接地２６の近くの薄膜１２ｂの端部において比較器３２
の相継ぐものへ相継ぐクップ１６ｂから必要に応してメ
クルリード２８の経路付けするために相継ぐタップ１６
ｂ間に充分な間隔が存在する。薄膜１２ｂによって画定
される分圧器の下端において、クップ１６ｂの相継ぐも
のは、直線的変換を与えるために、比較器３２の相継ぐ
ちのへ接続されねばならない場合がある。

従って、薄膜１２ｂに隣接してチップＩＯ上に位置さぜ
た比較器３２からなる直線的アレイに対して、タップ１
６ｂの相継ぐものの間に任意の所要の間隔を持って接続
を行うことが可能である。

例えば、比較器のピッチが１ミル即ち２５ミクロンであ
る場合には、薄膜１２ｂの長さ方向に沿って高々４９６
個の比較器３２をチップｌＯ上に配設することが可能で
ある。このような条件下において、上述した変換器は、
４０００対ｌのダイナミックレンジを有する変換器を提
供することが可能である。

理解される如く、アナログ値とデジタル値との間におい
て、例えば対数変換等のような非線形変換を、薄ｌＩｉ
１２ｂのフルレンジに亘って提供することが可能である
。例えば、このことは、Ｘ線フィルム上の画像に対して
変換が与えられる場合に発生することがある。しかしな
がらその他の条件下においては、薄膜１２ｂのレンジの
殆どに亘って例えば輝度変換等のような非線形変換を与
え且つこのレンジの下端において線形変換を与えること
が望ましい場合がある。例えば、人の目は可視像の輝度
変換を与えるが、ビデオフィルム画像の場合には、強度
範囲の下端においては線形変換を与えることが望ましい
。人の目は低光強度においてビデオ画像の非線形変換を
与えることは可能ではないので、このような変換が望ま
しい。このような条件下においては、比較器３２に接続
したタップ１６ｂは、この低いレンジにおいて互いに相
体的に線形変位を有することが可能である。このことを
第４図に４０で示してある。

上述した説明から明らかな如く、本発明に基づいて構成
される変換器は、任意の所望の非線形スケールで、又は
非線形スケールの組合わせ、又は非線形スケールと線形
スケールとの組合わせで、２　７ 極めて正確且つ簡単な態様でアナログ値をデジタル値へ
変換することを可能としている。本発明の変換器は、従
来公知の態様で集積回路チップを製造することにより、
この高精度の変換を与えることを可能とするものである
。本変換器は、単一の薄い抵抗膜を使用することにより
、又は各々の薄膜における差分的非線形性を補償する合
成抵抗値を与えるために補償用の一対の薄い抵抗膜を使
用することによって、この変換における高精度を与える
ことを可能としている。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は本発明の一実施例に基づいて構成された第一及
び第二の薄い抵抗膜を具備する集積回路チップを示した
概略斜視図、第２図は非線形スケールにおける未知の入
力値の値を表示するため９　只 の本発明の一実施例に基づいて構成された回路を示した
概略図、第３図は第２図の実施例の幾っがの要素を第１
図の集積回路チップ上の要素へ接続する状態を示した拡
大概略図、第４図は高い基準値に対して複数個の非線形
基準電圧を与え且つ低い基準値に対して複数個の線形基
準電圧を与える本発明の別の実施例を示した概略図、で
ある。 （符号の説明） １０：集積回路チップ １２：薄膜抵抗（ストリップ） ｌ４：パッド ｌ６：タップ ２４：電源 ２６：接地 ３０：リード ３２：比較器

Claims (1)

1. 【特許請求の範囲】 １、集積回路チップ、前記集積回路チップ上の段階的位
   置において段階的に増加する値を持った抵抗を与えるた
   めに前記チップ上に配設した薄い抵抗膜、前記膜上の段
   階的位置において前記膜上に設けた複数個のタップ、前
   記薄い膜の一端部において前記薄い膜へ特定の電圧を導
   入する手段、前記膜の反対側の端部において前記薄い膜
   へ基準電圧を導入する手段、複数個の比較器、前記比較
   器へ入力電圧を導入する手段、入力電圧と特定のタップ
   上の電圧との間の比較を与えるために個々のタップの特
   定の非線形関係で前記タップの個々のものの上の電圧を
   前記比較器の個々のものへ導入する手段、入力電圧が関
   連するタップから比較器へ導入された電圧に実質的に等
   しい特定の比較器からの出力のデジタル形式における表
   示を供給する手段、を有しており、前記比較器が前記特
   定の非線形関係における個々のタップにおける電圧の表
   示を与えることを特徴とするアナログ・デジタル変換器
   。 ２、特許請求の範囲第１項において、前記膜上の抵抗は
   前記薄い抵抗膜上の段階的位置において繰返し特性を持
   ったパッドを有しており、且つ前記タップは前記パッド
   内の実質的に同一位置に配列されていることを特徴とす
   るアナログ・デジタル変換器。 ３、特許請求の範囲第２項において、前記個々の比較器
   へ電圧を導入するタップは、対数特性を持った前記比較
   器からの出力を供給すべく配設されていることを特徴と
   するアナログ・デジタル変換器。 ４、特許請求の範囲第３項において、前記比較器は前記
   集積回路チップ上において互いに実質的に等間隔で離隔
   されており、且つ前記比較器は前記タップから前記比較
   器へ前記集積回路チップ上を延在するリードによって前
   記タップの個々のものへ接続されていることを特徴とす
   るアナログ・デジタル変換器。 ５、特許請求の範囲第４項において、前記個々の比較器
   へ電圧を導入するタップが、高い値の入力電圧に対して
   輝度特性を持って前記比較器からの出力を供給し且つ低
   い値の入力電圧に対しては線形特性を持って前記比較器
   からの出力を供給すべく配設されていることを特徴とす
   るアナログ・デジタル変換器。 ６、集積回路チップ、前記集積回路チップ上において第
   一方向に配設されており且つ第一端及び第二端を有する
   第一の薄い抵抗膜、前記第一の薄い抵抗膜から離隔した
   位置において前記集積回路チップ上において反対方向に
   配設されており且つ前記第一の薄い抵抗膜上の第一端及
   び第二端に夫々態様する第一端及び第二端を持った第二
   の薄い抵抗膜、前記第一及び第二の薄い抵抗膜の前記第
   一端へ特定電圧を印加する手段、前記第一及び第二の薄
   い抵抗膜の前記第二端へ基準電圧を印加する手段、前記
   第一及び第二の薄い抵抗膜上の段階的位置において夫々
   態様して設けられた複数個のタップ、前記第一及び第二
   の薄い抵抗膜の第一端から特定のタップの各々への距離
   が実質的に等しい前記第一及び第２の薄い抵抗膜上の特
   定タップを相互接続する手段、複数個の比較器、前記比
   較器へ入力電圧を導入する手段、前記第一の薄い抵抗膜
   におけるタップの個々のものにおける電圧を前記比較器
   の個々のものへ導入する手段、前記比較器の内の一つに
   おける入力電圧が関連するタップからその比較器へ導入
   される電圧よりも大きく且つ他方の比較器における入力
   電圧が関連するタップ上のその比較器へ導入される電圧
   よりも小さいような一対の相継ぐ比較器から出力を発生
   する手段、を有しており、前記複数個の比較器における
   このような相継ぐ比較器の相体的配置が入力電圧の値の
   表示を与えることを特徴とするアナログ・デジタル変換
   器。 ７、特許請求の範囲第６項において、前記第一及び第二
   の薄い抵抗膜上の特定のタップが、これらの膜上の段階
   的に離隔した位置に配設されていることを特徴とするア
   ナログ・デジタル変換器。 ８、特許請求の範囲第６項において、前記第一及び第二
   の薄い抵抗膜が、パッドを画定する配置を有しており、
   且つ前記タップが前記第一及び第二の薄い抵抗膜におけ
   るパッド内において特定位置に配設されていることを特
   徴とするアナログ・デジタル変換器。 ９、特許請求の範囲第６項において、前記第一の薄い抵
   抗膜におけるタップの個々のものが、互いに相法的に特
   定の非線形間隔を有しており、前記相継ぐ比較器から前
   記特定の非線形関係を持った電圧を供給することを特徴
   とするアナログ・デジタル変換器。 １０、特許請求の範囲第７項において、前記第一及び第
   二の薄い抵抗膜が、前記薄い抵抗膜に沿っての段階的位
   置においてパッドを画定する配置を有しており、且つ前
   記タップが前記パッド内の特定位置に配置されており、
   且つ前記第一の薄い抵抗膜におけるタップの個々のもの
   が互いに相体的な輝度間隔を有していることを特徴とす
   るアナログ・デジタル変換器。 １１、特許請求の範囲第１０項において、前記第一及び
   第二の薄い抵抗膜が、前記第一及び第二方向において実
   質的に同一位置であるが前記第一方向と同等の第二方向
   において変位された位置に配設されていることを特徴と
   するアナログ・デジタル変換器。 １２、特許請求の範囲第６項において、前記第一の薄い
   抵抗膜上の個々のタップの内の第一のものが前記第一の
   薄い抵抗膜の第一部分において特定の非線形関係で互い
   に離隔されており、且つ前記第一の薄い抵抗膜上の個々
   のタップの第二のものが前記第一の薄い抵抗膜の第二部
   分において線形関係で互いに離隔されていることを特徴
   とするアナログ・デジタル変換器。 １３、特許請求の範囲第１２項において、前記第一の薄
   い抵抗膜上の個々のタップの第一のものが輝度関係で互
   いに離隔されており且つ前記第一の薄い抵抗膜上の個々
   のタップの第二のものよりも一層高い電圧を供給するこ
   とを特徴とするアナログ・デジタル変換器。１４、集積
   回路チップ、前記集積回路チップ上に配設されており且
   つパッドを画定するために前記薄い抵抗膜に沿って周期
   的に配設された部分を有する薄い抵抗膜、前記パッド内
   の特定位置に配設されているタップ、相次ぐタップにお
   いて段階的な電圧を発生する手段、複数個の比較器、前
   記比較器へ入力電圧を導入する手段、前記集積回路チッ
   プ上において配置上互いに特定の非線形関係を持ったタ
   ップの個々のものから前記比較器の個々のものへ電圧を
   夫々導入する手段、前記比較器を対構成に接続させこの
   ような対構成とした比較器から入力電圧を表わす出力を
   得るための接続手段、を有することを特徴とするアナロ
   グ・デジタル変換器。 １５、特許請求の範囲第１４項において、前記薄い抵抗
   膜は第一方向に延在するパターンで配設されており、且
   つ前記パッドは前記第一方向と同等の第二方向に配設さ
   れていることを特徴とするアナログ・デジタル変換器。 １６、特許請求の範囲第１５項において、前記パッドは
   矩形形状を有しており、且つ前記タップは前記集積回路
   チップ上においてそれらの配置に関し互いに輝度関係を
   持っていることを特徴とするアナログ・デジタル変換器
   。 １７、特許請求の範囲第１４項において、前記タップは
   前記パッド内において実質的に同一の位置に配設されて
   いることを特徴とするアナログ・デジタル変換器。 １８、特許請求の範囲第１７項において、前記集積回路
   チップ上においてそれらの配置に関し互いに線形関係を
   持った前記タップの第二の個々のものからの電圧を前記
   比較器の第二の個々のものへ夫々導入する手段が設けら
   れており、前記タップの前記第一の個々のものが前記薄
   い抵抗膜の第一部分に配設されており、且つ前記比較器
   の第二の個々のものが前記薄い抵抗膜の第二部分に配設
   されていることを特徴とするアナログ・デジタル変換器
   。 １９、特許請求の範囲第１８項において、前記第一の個
   々のタップ上の電圧が前記第二の個々のタップ上の電圧
   よりも大きく、且つ前記第一の個々のタップが前記集積
   回路チップ上の配置において互いに輝度関係を有してい
   ることを特徴とするアナログ・デジタル変換器。 ２０、集積回路チップが設けられており、第一の薄い抵
   抗膜が前記集積回路チップ上に配設されており且つパッ
   ドを画定するために前記薄い抵抗膜に沿って周期的に配
   置した部分を有しており、第二の薄い抵抗膜が前記集積
   回路チップ上に配設されており且つパッドを画定するた
   めに前記薄い抵抗膜に沿って周期的に配置した部分を有
   しており、前記第二の薄い抵抗膜は前記第一の薄い抵抗
   膜と反対方向に延在しており、前記第一及び第二の薄い
   抵抗膜の各々は第一端及び第二端を有しており、前記第
   一及び第二の薄い抵抗膜の各々のパッド上の段階的な位
   置にタップが配設されており、前記第一及び第二の薄い
   抵抗膜上の第一方向における相継ぐタップにおいて段階
   的な電圧を発生する手段が設けられており、前記第一の
   薄い抵抗膜上の特定のタップを前記第二の薄い抵抗膜上
   の対応するタップへ接続する手段が設けられており、前
   記第二の薄い抵抗膜上の対応するタップが前記第一の薄
   い抵抗膜上の特定のタップと実質的に同一の電圧を有す
   ることを特徴とするアナログ・デジタル変換器。 ２１、特許請求の範囲第２０項において、前記パッドが
   実質的に矩形形状を有することを特徴とするアナログ・
   デジタル変換器。 ２２、特許請求の範囲第２１項において、前記第一及び
   第二の薄い抵抗膜上のタップがこれらの膜上のパッド内
   の特定位置に配設されていることを特徴とするアナログ
   ・デジタル変換器。 ２３、特許請求の範囲第２１項において、前記第一及び
   第二の薄い抵抗膜間の接続はこれらの膜上の選択した分
   離された部分においてのみ発生し、且つ前記パッドは前
   記第一方向と同等の第二方向において前記薄い抵抗膜の
   関連するものから変位されていることを特徴とするアナ
   ログ・デジタル変換器。 ２４、特許請求の範囲第２０項において、複数個の比較
   器が設けられており、前記比較器へ入力電圧を導入する
   手段が設けられており、前記第一の薄い抵抗膜上のタッ
   プの個々のものから前記比較器の個々のものへ電圧を導
   入する手段が設けられており、前記比較器を対構成とし
   そのような対の一つから入力電圧を表わす出力を得る手
   段が設けられていることを特徴とするアナログ・デジタ
   ル変換器。 ２５、特許請求の範囲第２０項において、前記比較器へ
   接続されている前記タップの特定のものは、前記第一の
   薄い抵抗膜上の第一方向において互いに特定の非線形変
   位を有していることを特徴とするアナログ・デジタル変
   換器。 ２６、特許請求の範囲第２５項において、前記特定のタ
   ップが前記第一の薄い抵抗膜上の第一方向において互い
   に輝度変位を有しており、前記比較器へ接続されている
   個々のタップの他のものは前記第一の薄い抵抗膜上の第
   一方向において互いに線形変位が与えられていることを
   特徴とするアナログ・デジタル変換器。 ２７、特許請求の範囲第２５項において、前記特定のタ
   ップが前記第一の薄い抵抗膜上の第一方向において互い
   に輝度変位を有することを特徴とするアナログ・デジタ
   ル変換器。２８、特許請求の範囲第２６項において、前
   記特定のタップが前記第一の薄い抵抗膜の第一部分内に
   配設されており且つ比較的高い電圧を受取るものであっ
   て、前記個々のタップの他のものは前記第一の薄い抵抗
   膜の第二部分内に配設されており且つ比較的低い電圧を
   受取ることを特徴とするアナログ・デジタル変換器。