JP2852940B2 - アナログ・デジタル変換器 - Google Patents

アナログ・デジタル変換器

Info

Publication number
JP2852940B2
JP2852940B2 JP1207026A JP20702689A JP2852940B2 JP 2852940 B2 JP2852940 B2 JP 2852940B2 JP 1207026 A JP1207026 A JP 1207026A JP 20702689 A JP20702689 A JP 20702689A JP 2852940 B2 JP2852940 B2 JP 2852940B2
Authority
JP
Japan
Prior art keywords
voltage
thin film
terminals
analog
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1207026A
Other languages
English (en)
Other versions
JPH0281469A (ja
Inventor
エス．カッツェンスタイン ヘンリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mindspeed Technologies LLC
Original Assignee
Brooktree Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brooktree Corp filed Critical Brooktree Corp
Publication of JPH0281469A publication Critical patent/JPH0281469A/ja
Application granted granted Critical
Publication of JP2852940B2 publication Critical patent/JP2852940B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/367—Non-linear conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、アナログ・デジタル変換器に関するもので
あって、更に詳細には、対数的出力を与えるアナログ・
デジタル変換器に関するものである。更に詳細には、本
発明は、第一の電圧範囲に渡って対数的出力を与え且つ
第二の電圧範囲に渡って線形的出力を与えるアナログ・
デジタル変換器に関するものである。本発明は、更に、
この様な変換器を較正する方式に関するものである。
従来技術 デジタル処理システムはデジタル信号に基づいて動作
する。しかしながら、データ処理システムへの入力は一
般的にはアナログである。例えば、温度や圧力などのパ
ラメータは、化学物質を製造するシステムにおいて連続
的に測定される。これらの測定値は、この様なシステム
による処理のためにデータ処理システムへ導入する前
に、デジタル形式に変換することが必要である。アナロ
グ・デジタル変換器は、アナログ信号をデジタル形式に
変換するためにかなりの年数に亘って使用されている。
アナログ・デジタル変換器の性能を考えるに当って二
つの重要なパラメータがある。これらのパラメータと
は、（１）変換速度、及び（２）アナログデータがデジ
タル形式に変換される際の分解能乃至は精度である。現
在使用中の変換器は、これら二つのパラメータの内の一
方のみを達成するのに成功しているに過ぎない。
変換器の一つのタイプにおいては、複数個の比較器を
使用して、同時的に、即ち並列的に動作する。変換にお
ける精度を与えるために、多数の比較器が使用されねば
ならない。例えば、12個の二進ビットへの変換がなされ
ねばならない場合には、4095個の変換器が使用されねば
ならない。理解される如く、このことは、変換器を大型
とし、複雑とし、且つ製造困難にすると共にコスト高と
させる。
別のタイプの変換器においては、アナログ値を対応す
るデジタル値へ変換するために逐次近似を行なう。各近
似において、減少される二進有意性乃至は二進桁の漸進
的ビットの値が決定される。このタイプの変換器は比較
的簡単であり、且つ、逐次近似の数が比較的大きい場合
には、かなり正確なものである場合もある。しかしなが
ら、このタイプの変換器は低速である。更に、変換精度
が増加されるに従い変換を得るのに必要とされる時間が
増加する。
アナログ・デジタル変換器における上述した問題の一
つの可能な解決方法は、対数特性を有する変換器を使用
することである。このタイプの変換器においては、分解
能は、信号レベルに対して逆比例している。このこと
は、変換の範囲に亘って一定の微小な分解能を与える。
ビデオ情報をデジタル化する場合などのほとんどの適用
においては、このことは満足いくものである。
対数特性を持ったアナログ・デジタル変換器に対する
臨界的条件は、比較器の基準レベルに対して、連続する
乃至は引き続くタップ位置の関数として指数的に減衰す
る電圧を有することである。これを行なうために、従来
技術においては問題が発生した。例えば、指数的に離隔
した間隔で配設されたタップを単一の抵抗経路に設けた
場合、実際的でないような長さの抵抗経路が得られる。
更に、低電圧レベルにおいて、タップ間隔は極めて近接
して離隔し、それらを実際上分別することが不可能とな
る。
対数特性を具備するアナログ・デジタル変換器を提供
することが望ましいことは長い間知られていた。そのた
めに、この様な変換器を提供するために、かなりの努力
がなされ、且つかなりの資金が費消されている。この様
な努力及びこの様な資金の費消にもかかわらず、満足の
いくような対数特性を有するアナログ・デジタル変換器
を提供することの困難性はいまだに残っている。
目 的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、対数特性を有する
アナログ・デジタル変換器及びこの様な変換器を較正す
る装置を提供することを目的とする。
構 成 本発明の変換器は、高速であり、簡単且つ廉価であ
る。本発明変換器は、比較的短く且つアナログ関係を有
する電圧を供給する等間隔で離隔したタップ（又は端
子）を有する抵抗経路を与える。更に、本発明変換器
は、ゼロ電圧入力近傍において使用可能な応答を供給す
るために低電圧において線形関係を与えるべく構成する
ことが可能である。
本発明の一実施形態においては、部材乃至は基板が設
けられており、その一表面上には、実質的に一様な電気
的抵抗特性を有する薄膜が設けられている。該薄膜の一
方の側端部には該薄膜上に複数個の端子が配設されてい
る。例えば接地電位などの基準電位が該薄膜の第二の側
端部へ印加される。付勢電圧が、第一の側端部と該薄膜
の上端部及び底端部の特定の一方との間の接続部におい
て該薄膜へ印加される。この様に、該端子の位置に対し
て対数関係を持って連続する乃至は引き続く端子におい
て電圧が発生される。
低電圧範囲においてこれらの引き続く端子における電
圧の間において線形関係が所望される場合には、これら
の端子の位置と基準電位電極との間の関係が変更され
る。この様な実施形態の一つにおいては、この基準電位
はこの様な端子に対応する垂直方向における位置におい
て該薄膜の第二の側端部へは印加されない。この代わり
に、その基準電圧は上端部及び底端部の他方へ印加する
ことが可能である。この様な実施形態の別のものにおい
ては、その底端部近傍においてストリップ即ち細条片の
幅を横断して一列の端子を位置させることが可能であ
る。
複数個の比較器が設けられており、その各々は入力電
圧及びこれら連続する端子の個々の一つにおける電圧を
受取るべく接続されている。これらの比較器は、入力電
圧を表わす出力を供給する。
該薄膜の第一部分における連続する即ち引き続く端子
上の電圧を、対数関係からの逸れを表わす容量を包含す
る回路によって較正することが可能である。該薄膜の第
二部分における引き続く即ち連続する端子上の電圧を、
該容量回路及び該線形関係からの逸れを表わすために実
質的に一定の電流を供給する電流源によって較正するこ
とが可能である。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
第１図は、複数個の引き続く即ち連続する端子におけ
る出力が互いに線形関係を持つようにアナログ電圧を複
数個の端子においてデジタル出力へ変換する従来の一実
施例を示している。第１図に示した従来例においては、
例えば電気的導電性物質の薄膜から形成した要素などの
ような抵抗性要素10が、その両端部を例えばバッテリー
12などの直流電源へ接続している。理解される如く、抵
抗要素10の経路は、拘束された空間内での経路の長さを
増加させるために折曲げることが可能である。
抵抗要素10に沿って複数個の端子14が等間隔で設けら
れている。リード16が、端子14から従来の態様で構成す
ることが可能な比較器18の第一入力端子へ延在してい
る。信号がライン20を介して比較器18の第二入力端子へ
印加される。比較器18からの出力信号は、従来の態様で
構成することが可能なデコーダ22へ印加される。出力リ
ード24は、デコーダ22から延在している。
端子14は抵抗要素10の長さに沿って等間隔で離隔され
ているので、連続する即ち引き続く端子14において発生
される電圧の大きさは互いに線形関係を有している。端
子14上の電圧は、ライン20上の信号と比較するために、
比較器18へ導入される。この比較の結果は、デコーダ22
によって公知の態様で表示される。例えば、関連する端
子14から比較器18の一つへ導入された電圧がライン20上
の信号よりも大きい場合には、その比較器は正の出力信
号を発生する。
比較器18は、関連する端子14からの比較器18へ導入さ
れる電圧が入力信号よりも小さい場合には、負の出力信
号を発生する。デコーダ22は、二つの隣接する比較器の
一方からの電圧が正であり且つこれら二つの隣接する比
較器の他方からの電圧が負であるような抵抗要素10に沿
っての位置を決定する。次いで、そのデコーダは、抵抗
要素10に沿ってこの位置における電圧を、出力端子24に
おいて対応するデジタル値へ変換する。
上述した変換器はある顕著な欠点を有している。変換
器に所望の精度を与えるために、かなりの数の端子14が
抵抗要素10に沿って離隔した間隔で設けねばならない。
例えば、12個の二進ビットの分解能を与えるためには、
4095個の端子14と対応する数の比較器18とが設けられね
ばならない。理解される如く、このことは最も最新の集
積回路技術を持ってしても制限された空間内において達
成することは容易なことではない。
その結果、端子14及び比較器18の数を減少してそれと
対応して分解能も減少させるか、又は抵抗要素10の寸法
を増加させるかせねばならない。抵抗要素10の寸法を増
加することは、集積回路チップなどにおいて電気的回路
の寸法を減少させようとする長年の業界における流れに
対向するものであり又与えられた寸法の集積回路チップ
上における密度を向上させた回路を提供するという流れ
にも対向するものである。
第２図は、第１図に示したものと同様なアナログ・デ
ジタル変換器を示している。第２図に示した変換器も従
来公知のものである。しかしながら、第２図における如
く端子30は、第１図に示した従来例における抵抗要素32
に沿って等間隔で配列されているものではない。即ち、
端子30は、抵抗要素32に沿って互いに対数的な間隔を有
している。このことは、連続する端子30が互いに対数関
係を持った電圧を供給させている。
第２図において理解される如く、連続する端子30の間
の間隔は、該端子上の電圧が減少すると共に、漸進的に
減少する。従って、端子30はかなり密接することとな
り、低電圧において分別させることは困難となる。この
ことは、抵抗要素32上に設けることが可能な端子の数を
制限することとなり、従って第２図に示した変換器によ
って与えられる分解能を制限することとなる。
第３図は、本発明に基づいて構成されたアナログ・デ
ジタル変換器40の一実施例を示している。この実施例に
おいては、部材乃至は基板42が適宜の電気的絶縁性物質
から構成されている。適宜の電気的抵抗性物質から形成
されている薄膜44が部材42の一表面上に配設されてい
る。好適には、薄膜44は矩形形状をしており、且つ該薄
膜上の異なった位置において単位面積当り実質的に一様
な電気的固有抵抗を有している。薄膜44は、拡散、半導
体基板内への不純物のイオン注入、又は部材42上への金
属又は半導体物質の蒸着などの公知の技術によって形成
することが可能である。この蒸着は、エバポレーショ
ン、スパッタリング、又はCVDなどによって実施するこ
とが可能である。
該部材の上端部と右側側端部との間の接続部において
部材42上に突起46を設けることが可能であり、この突起
上に薄膜44を設けることが可能である。薄膜44の上側端
部に沿って薄膜44上に極めて導電性のストリップ乃至は
細条片48が設けられている。例えばバッテリー50などか
らの直線電圧が、突起46の位置における薄膜44と導電性
ストリップ48との間に印加される。端子52が該薄膜の下
側端部に沿って等間隔で配設されている。端子52は比較
器54の第一入力端子へ接続されている。比較器54の第二
入力端子は、ライン56上の入力電圧を受取る。比較器54
からの出力はデコーダ58へ印加される。比較器54、ライ
ン56、デコーダ58は、それぞれ、第１図における比較器
18と、ライン20と、デコーダ22とに対応している。
薄膜44の下側端部に沿って端子52が等間隔で離隔配置
されているが、これら連続する即ち引き続く端子におい
て発生される電圧の大きさは、これら端子の位置に関し
て互いに対数関係を有している。このことは、第８図か
ら理解することが可能であり、そこにおいては、引き続
く端子52a,52b,52cの間の実効直列抵抗は、それぞれ、6
0a及び60bにおいて表わされており、且つ導電性ストリ
ップ48と端子52a,52b,52cとの間の実効シャント抵抗
は、それぞれ、62a,62b,62cで表わされている。端子52a
及び52bと端子52b及び52cとの間の実効直列抵抗60a及び
60bは、等しい値を有しており、且つ抵抗62a,62b,62cも
等しい値を有している（但し、抵抗60a及び60bの値とは
異なっている）。その結果、抵抗62bの実効値と実効抵
抗62b及び60aの値の和との間の比は、実効抵抗62cの値
と実効抵抗62c及び60bの値の和との間の比と同一であ
る。このことは、次式の如くに表わすことがある。
上式で示される一定の比は、端子52上の電圧が、端子
52が等間隔で離隔されていたとしても、その端子の位置
に関して対数関係を有するということを確立している。
換言すると、その端子の位置に関して薄膜44の下側に沿
ってその電圧分布は、Ｖ＝V0（e-ax）の関数と実質的に
一致している。尚、「ａ」は、アスペクト比（薄膜44の
高さに対する幅の比）に関連する減衰係数であり、ｘは
突起46からの薄膜の下端部に沿っての距離であり、V0は
第３図における突起46へ印加される電圧であり、且つＶ
は第３図における端子52の個々のものにおける電圧であ
る。この対数関係は、この方程式を微分することによっ
てlogV＝logV0−axを得ることによって理解することが
可能である。
本発明の一実施例においては、薄膜44は、約５対１の
長さ対幅を持った矩形状のドープしたポリシリコン膜を
構成することが可能である。その固有抵抗は、100Ω／
□の程度とすることが可能である。電源50からの電圧
は、4Vの程度とすることが可能である。薄膜44の下側端
部に沿って235個の端子52を等間隔で離隔させて配置す
ることが可能である。引き続く即ち連続する端子52にお
ける電圧の間の比は、1.03対１となる。第３図における
端子52の最上端と最下端との間の電圧比は、約2000対１
である。
注意すべくことであるが、上に説明し且つ第３図に示
した変換器の対数特性は、薄膜44の固有抵抗における段
階的な変化によって影響を受けることはない。この様な
段階的な変化は、支持部材上に薄膜を形成するプロセス
期間中に、薄膜44内に誘起される勾配から発生する場合
がある。この対数特性は、この段階的な変化によって影
響を受けることはない。なぜならば、上述した如き固有
抵抗の比は、薄膜44の固有抵抗におけるこの様な段階的
な変化にあっても実質的に一定のままであるからであ
る。従って、上述した如き固有抵抗の比は、より高いオ
ーダーの効果によってのみ影響を受ける。対照的に、線
形特性を有する変換器の線形性は、薄膜44の固有抵抗に
おける段階的変化によって直接的に影響される。上述し
たのと同一の理由により、薄膜44の対数特性は、薄膜44
の温度における変化によって影響を受けることはない。
所望により、バッテリー50の正端子と突起46との間に
抵抗60を電気的に配設することが可能であり、且つ抵抗
62を端子52の最下部と端子48との間に電気的に配設する
ことが可能である。これらの電圧は、薄膜44によって画
定される抵抗ラダー、導体48、端子52に対する実効的な
終端を与えるために包含されている。この様に、第３図
に示した変換器におけるフリンジ効果は最小とされる。
ある場合においては、薄膜44のある区域に対して、端
子52に沿っての電圧分布を指数的なものではなく線形的
なものとすることが有用な場合がある。特に、低電圧の
分布を指数的なものではなく線形的なものとすることが
望ましい場合がある。このことは、対数０は定義されな
いので、低電圧に対して望ましいものである。更に、電
圧範囲の低い方の端部において端子52の間隔の間が対数
関係であることは望ましくない場合がある。なぜなら
ば、電圧レベル間の間隔が密接したものとなり、いうま
でもなく比較器の数が増加されるからである。
第４図に示した実施例は、電圧範囲の高い方の端部に
おいて端子76における電圧及び端子70の位置に関して対
数関係を与えており、且つ電圧範囲の低い方の端部にお
いて端子における電圧及び端子の位置に関して線形関係
を与えている。第4a図に示した実施例においては、高い
導電性のストリップ71（第３図における導電性ストリッ
プ48に対応）が薄膜72の上部及び底部との間の距離の一
部に沿って設けられている。導電性ストリップ71の距離
は、薄膜72が対数変換を与えるべく作用する距離に対応
している。更に、導電性ストリップ74は、この薄膜の底
端部における薄膜72上に設けることも可能である。
第６図に示される如く、引き続く即ち連続する端子76
の位置に関する対数関係を有する電圧は、導電性ストリ
ップ71の位置決めに対応する薄膜72の部分の上のこれら
の引き続く端子において発生される。このことは、第６
図において、76で示されている。導電性ストリップ71下
側の薄膜72の部分において、引き続く即ち連続する端子
に関する線形関係を持った電圧が薄膜のこれらの引き続
く端子において発生される。このことは、第４図におけ
る薄膜の底端部における薄膜上の導電性ストリップ74の
配置から発生する。電圧範囲の低い方の端部において引
き続く端子における電圧の線形関係は第６図において78
で示してある。
第4b図に示した実施例は、第4a図に示した実施例と同
一の結果を与えるものであるが、幾分異なった対応であ
る。第4b図に示した実施例は、第３図に示した実施例と
実質的に同一である。しかしながら、端子82は、薄膜84
の底部表面に沿って等間隔で離隔されている。その結
果、薄膜84の側端部に沿っての引き続く端子52の位置に
関する対数関係を有する電圧はこれら引き続く端子にお
いて与えられる。しかしながら、薄膜の底部表面に沿っ
ての引き続く端子82の位置に関して線形関係を持った電
圧はこれら引き続く端子において与えられる。
対数特性を持つべく本発明に基づいて構成された変換
器は処理勾配によってほんの僅かに影響を受ける場合が
あるものであるが、第３図における端子52の如き端子の
引き続くものにおいて対数特性においていまだにエラー
がある場合がある。例えば、エラーは、半導体物質にお
ける小さな局所的な欠陥や、端子52の配置におけるリソ
グラフィエラーの結果として薄膜44の特性における歪
や、端子52を製造するためのプロセスからの影響などか
ら発生する場合がある。その結果、変換器の最終的テス
トの時において変換器を較正するか、又は変換器が動作
されるたび毎に較正を行なうことが望ましい場合があ
る。
第５図は、第４図に示した如き変換器を較正（キャリ
ブレーション）を行なうための方式を示している。第５
図において、例えばバッテリー80及び82などの直流電源
が直列して接続されている。バッテリー80の正端子がス
イッチ84の第一静止端子と接続されている。スイッチ84
の可動アームからコンデンサ86の一方の端子へ接続がな
されており、コンデンサ86の他方の端子はバッテリー80
の負端子と接続されている。抵抗88が、スイッチ84の第
二静止端子とバッテリー80の負端子との間に接続されて
いる。
実質的に一定な電流を供給する電源90が、スイッチ86
の第二静止端子とバッテリー82の負端子との間に接続さ
れている。スイッチ84の第二静止端子上の電圧は、第５
図におけるスイッチ92の一方の静止端子へ導入される。
スイッチ92の第二静止端子は、ライン92上の入力信号を
受取る。スイッチ92の可動アームは、第３図におけるラ
イン56に対応するラインへ接続されている。
スイッチ84の可動アームは、該スイッチの左側静止端
子と係合すると、容量86はバッテリー80によって、バッ
テリー80を横断する電圧と等しい電圧へ充電される。ス
イッチ84の可動アームがスイッチ84の右側静止端子と係
合すると、容量86は抵抗88を介して放電する。容量86が
放電する場合に、それは、第６図に示した曲線の部分76
に対応する指数的に減衰する電圧を発生する。
スイッチ92の可動アームが第５図における下側静止端
子と係合する場合には、容量86を横断して存在する減衰
電圧が、第４図における端子70上の電圧と比較するため
に、第３図におけるライン56に対応するラインへ導入さ
れる。容量86を横断しての電圧が減衰する場合に、それ
は端子70の漸進するものの上の電圧と整合する。従っ
て、この様な整合電圧が発生する毎に、デコーダ58によ
って出力信号が発生される。この出力電圧は、第７図に
おいて96で示した如く、漸進的な増分ステップ毎に減少
する。
対数特性においてエラーを発生するような逸れが薄膜
44内にない場合には、第７図における曲線96におけるス
テップの各々は等しい時間増分を有する。しかしなが
ら、薄膜44が対数特性においてエラーを発生する場合に
は、それは第７図における等しい時間増分からの逸れを
発生させる。第７図に示した曲線における増分の位置
は、薄膜44内においてエラーが発見された位置を表わし
ている。第７図に示した曲線における等しい時間増分か
らの逸れは、各この様なエラーの範囲を表わしている。
次いで、真の対数関係が第４図に示した変換器によって
与えられるように、これらのエラーに対して補償を行な
うべくマイクロプロセッサ（不図示）をプログラムさせ
ることが可能である。
第５図に示した回路も、第６図に示した曲線の線形部
分78を較正するべく動作することが可能である。容量86
が第６図に示した曲線の部分76と78の間の接続部におけ
る電圧レベルに対応する電圧レベルへ放電すると、第５
図における一定電流装置90が、動作して該容量を更に放
電させる。この一定電流装置は、電界効果トランジスタ
とすることが可能であるが、それに電圧が印加された場
合に一定の電流を供給する従来公知のその他の任意の装
置を使用することも可能である。
一定電流装置98を介して容量86が放電をする場合、該
容量を横断しての減衰電圧は、第４図における端子70上
の電圧と比較するために、第３図におけるライン56に対
応するラインへ導入される。従って、容量86からの電圧
が端子70の一つの上の電圧と整合する毎に、デコーダに
よって出力電圧が発生される。この整合する電圧の発生
する時に、この様な端子上の電圧のキャリブレーション
即ち較正を与える。
本発明を構成する装置は重要な利点を有している。本
発明の一実施例においては、複数個の均等に隔離配置し
た端子から位置に対しての対数関係を有する電圧が供給
される。別の実施例においては、部材の第一部分におけ
る第一複数個の均等して離隔配置した端子において対数
関係を具備する電圧が供給され且つ該部材の第二部分に
おける第二複数個の均等して離隔配置した端子において
線形関係を持った電圧が供給される。好適には、第一複
数個の端子からの電圧は比較的高い大きさを有してお
り、且つ該第二複数個の端子からの電圧は比較的低い大
きさを有している。
本発明を構成する装置は、部材上に実質的に一様な抵
抗性を有する膜を形成し且つ該部材へ特定の態様で電圧
を印加することによって比較的簡単な態様で形成するこ
とが可能である。この様な部材からの出力は、該部材上
の異なった位置における薄膜の固有抵抗における変化か
ら実質的に独立している。なぜならば、その様な変化
は、薄膜上の引き続く即ち連続する位置において実質的
に一様な態様で漸進的に発生することが一般的だからで
ある。この様な部材からの出力も、温度変動から独立的
である。
本発明を構成する装置は、更に、対数関係及び線形関
係を表わすために異なった端子において発生される電圧
を較正するシステムを包含している。この様に、該シス
テムは、これらの端子において、対数関係及び線形関係
からの逸れを決定することが可能である。次いで、異な
った端子においてこの様な電圧の逸れを補償すべくマイ
クロプロセッサをプログラムすることが可能である。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明はこれらの具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は線形関係でアナログ電圧を対応するデジタル出
力へ変換するための従来技術における装置を示した概略
図、第２図は対数関係でアナログ電圧を対応するデジタ
ル出力へ変換するための従来技術における装置を示した
概略図、第３図は対数関係でアナログ電圧を対応するデ
ジタル出力へ変換するための本発明の一実施例に基づい
て構成された装置を示した概略図、第4a図は高いアナロ
グ値に対しては対数関係で又低いアナログ値に対しては
線形関係でアナログ電圧を対応するデジタル電圧へ変換
するための本発明の一実施例に基づいて構成された装置
を示した概略図、第4b図は第4a図に関して上に説明した
如き同一の関係に対しての別の実施例を示した概略図、
第５図は第４図に示した変換器を較正するための回路を
示した概略図、第６図は第４図に示した変換器内に設け
られている部材における異なった位置で発生されるアナ
ログ電圧の大きさを示した曲線を示すグラフ図、第７図
は第４図の変換器における引き続く端子において発生さ
れる電圧とこの様な電圧を発生する時間との間の関係を
示した曲線を示すグラフ図、第８図は未知の入力電圧の
大きさをデジタル形式で表わすために第３図に示した変
換器を包含する装置を示した概略図、である。 （符号の説明） 10:抵抗要素 12:バッテリー 14:端子 16:リード 18:比較器 22:デコーダ 30:端子 32:抵抗要素 40:アナログ・デジタル変換器 42:部材 44:薄膜 46:突起 48:導電性ストリップ 50:バッテリー 52:端子 54:比較器
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822

Claims (33)

    (57)【特許請求の範囲】
  1. 【請求項１】アナログ・デジタル変換器において、１表
    面上に電気的抵抗性物質を具備しており第一及び第二側
    端部及び上端部及び底端部によって画定されている部
    材、前記部材の前記上端部に沿って前記抵抗性物質上に
    基準電圧を確立する手段、前記抵抗性物質の前記第一側
    端部及び底端部の間の接続部において前記抵抗性物質上
    に前記基準電圧とは異なる第１電圧を供給する手段、前
    記抵抗性物質の前記底端部に沿った漸進的位置において
    出力電圧を得る手段、を有することを特徴とするアナロ
    グ・デジタル変換器。
  2. 【請求項２】特許請求の範囲第１項において、更に、入
    力電圧を供給する手段、前記入力電圧の表示を与えるた
    めに前記抵抗性物質の前記底端部に沿った前記漸進的位
    置における出力電圧と前記入力電圧とを比較する手段、
    を有することを特徴とするアナログ・デジタル変換器。
  3. 【請求項３】特許請求の範囲第２項において、前記抵抗
    性物質の前記底端部における前記漸進的位置は、実質的
    に等間隔であり、この様な引き続く端子の位置に関して
    漸進的位置における電圧において対数関係を与えている
    ことを特徴とするアナログ・デジタル変換器。
  4. 【請求項４】特許請求の範囲第３項において、前記基準
    電圧が電気的接地であり且つ前記第１電圧が接地とは異
    なる特定の大きさを有する電圧であることを特徴とする
    アナログ・デジタル変換器。
  5. 【請求項５】第一及び第二の側端部を有しており且つ上
    端部及び底端部を有する実質的な平坦な部材、前記平坦
    な部材の表面上に配設されている電気的抵抗性要素、前
    記抵抗性要素の底端部に沿った等間隔位置における複数
    個の端子、この様な引き続く端子において対数関係を持
    った電圧を得るために前記抵抗性要素の上端部に沿って
    基準電圧を前記抵抗性要素上に確立する手段、を有する
    ことを特徴とするアナログ・デジタル変換器。
  6. 【請求項６】特許請求の範囲第５項において、前記抵抗
    性要素が、前記部材上に電気的抵抗性物質からなる薄い
    実質的に一様な層を構成していることを特徴とするアナ
    ログ・デジタル変換器。
  7. 【請求項７】特許請求の範囲第６項において、更に、第
    一及び第二入力端子を具備する複数個の比較器、前記比
    較器の各々の第一入力端子へ入力信号を付与する手段、
    前記比較器の個々の一つの第二入力端子へ前記抵抗性物
    質上の各端子からの電圧を付与する手段、前記比較器の
    出力から入力電圧を決定する手段、を有することを特徴
    とするアナログ・デジタル変換器。
  8. 【請求項８】電気的抵抗性表面を具備しており且つ第一
    及び第二反対側側端部を具備すると共に上端部及び底端
    部を具備する部材、互いに等間隔で前記電気的抵抗性表
    面の前記底端部に配設されている複数個の端子、前記電
    気的抵抗性表面と関連しており前記複数個の第一の引き
    続く端子においてこの様な引き続く端子の位置に関し対
    数関係を持った電圧を発生させる手段、前記電気的抵抗
    性表面と関連しており前記複数個の内の第二の引き続く
    端子においてこの様な第二の引き続く端子の位置に関し
    て線形関係を持った電圧を発生させる手段、を有してお
    り、前記部材上の前記第二の引き続く端子が前記電気的
    抵抗性表面上の前記第一の引き続く端子から変位されて
    いることを特徴とするアナログ・デジタル変換器。
  9. 【請求項９】特許請求の範囲第８項において、更に、前
    記第一の引き続く端子の反対側の位置において前記電気
    的抵抗性表面の前記上端部へ基準電圧を付与する手段、
    を有しており、前記第二の引き続く端子が前記第一の引
    き続く端子及び前記基準電圧手段から変位されているこ
    とを特徴とするアナログ・デジタル変換器。
  10. 【請求項１０】特許請求の範囲第９項において、更に、
    前記第二の引き続く端子に近接して前記電気的抵抗性表
    面の前記第一及び第二の側端部の特定の一つへ前記基準
    電圧を付与する手段、を有することを特徴とするアナロ
    グ・デジタル変換器。
  11. 【請求項１１】特許請求の範囲第９項において、前記基
    準電圧手段が前記電気的抵抗性表面の前記上端部の長さ
    に沿って延在しており、前記第二の引き続く端子が前記
    電気的抵抗性表面の前記第一及び第二の側端部の特定の
    一つに配設されていることを特徴とするアナログ・デジ
    タル変換器。
  12. 【請求項１２】特許請求の範囲第９項において、更に、
    前記抵抗性表面の前記底端部と前記第二側端部及び第一
    側端部の他方との間における接続部において前記電気的
    抵抗性表面へ第１電圧を付与する手段、を有しており、
    第１電圧は基準電圧とは異なっていることを特徴とする
    アナログ・デジタル変換器。
  13. 【請求項１３】特許請求の範囲第10項において、前記部
    材上の前記電気的抵抗性表面が、この様な表面上の異な
    った位置において実質的に一定の特性を持った薄膜の形
    態をしていることを特徴とするアナログ・デジタル変換
    器。
  14. 【請求項１４】第一及び第二の側端部と上端部及び底端
    部によって画定されている平坦部材、前記部材上に実質
    的に一様に配設されている電気的に抵抗性物質からなる
    薄膜、互いに等間隔で離隔されて前記部材の前記底端部
    において前記部材上に配設されており且つ前記電気的抵
    抗性物質からなる前記薄膜と電気的に連結している複数
    個の端子、この様な引き続く端子の位置に関して対数関
    係を持った電圧をこれら引き続く端子上に発生させるよ
    うな関係で前記電気的抵抗性物質からなる前記薄膜へ電
    圧差を付与する手段、を有することを特徴とするアナロ
    グ・デジタル変換器。
  15. 【請求項１５】特許請求の範囲第14項において、更に、
    前記引き続く端子と関連しており前記電気的導電性物質
    からなる前記薄膜へ印加される電圧差によってこれらの
    端子上に発生される電圧を較正するための手段を有する
    ことを特徴とするアナログ・デジタル変換器。
  16. 【請求項１６】特許請求の範囲第14項において、前記電
    圧差付与手段が、前記電圧差を、前記薄膜の側端部の一
    方と前記薄膜の他方の側端部の前記薄膜の上端部及び底
    端部の一方との接続部との間に付与することを特徴とす
    るアナログ・デジタル変換器。
  17. 【請求項１７】特許請求の範囲第14項において、更に、
    入力電圧を供給する手段、各々が前記入力電圧供給手段
    へ接続されており且つ前記入力電圧の値の表示を与える
    上で他の比較器と共働するために引き続く端子の個々の
    一つへ接続されている複数個の比較器、を有することを
    特徴とするアナログ・デジタル変換器。
  18. 【請求項１８】特許請求の範囲第16項において、前記薄
    膜の前記上端部が基準電圧を受け取り、且つ前記薄膜の
    前記第一の側端部と前記薄膜の前記底端部との間の接続
    部において前記薄膜へ第１電圧を付与する手段が設けら
    れており、第１電圧は基準電圧とは異なっていることを
    特徴とするアナログ・デジタル変換器。
  19. 【請求項１９】第一及び第二の側端部と上端部及び底端
    部とによって画定されている平坦部材、前記部材上に実
    質的に一様に配設されている電気的抵抗性物質からなる
    薄膜、互いに等間隔で離隔されており且つ前記電気的抵
    抗性物質からなる前記薄膜と電気的に連結しており前記
    部材の前記底端部において前記薄膜上に配設されている
    第一複数個の端子、この様な第一の連続する端子の位置
    に関して第一の引き続く端子において電圧の対数関係を
    得るために前記薄膜の前記底端部及び上端部の間に特定
    の電圧を印加する手段、第二の引き続く端子の位置に関
    して第二の引き続く端子において電圧の線形関係を得る
    ために前記第一の引き続く端子と相対的に前記薄膜上に
    設けられている第二の引き続く端子、を有することを特
    徴とするアナログ・デジタル変換器。
  20. 【請求項２０】特許請求の範囲第19項において、前記薄
    膜上の前記第一の引き続く端子が、前記薄膜上の前記第
    二の引き続く端子よりも一層高い電圧を与えることを特
    徴とするアナログ・デジタル変換器。
  21. 【請求項２１】特許請求の範囲第20項において、前記薄
    膜の前記上端部が前記薄膜の第一部分において接地され
    ており、且つ前記第二の引き続く端子に最も近い前記薄
    膜の前記第一及び第二の側端部の特定の一つが接地され
    ており、且つ前記第一及び第二の引き続く端子が前記薄
    膜の前記底端部上の漸進位置において配設されており、
    前記特定の電圧は接地とは異なっていることを特徴とす
    るアナログ・デジタル変換器。
  22. 【請求項２２】特許請求の範囲第21項において、更に、
    前記薄膜の前記底端部と前記第一の引き続く端子に最も
    近い前記薄膜の第一及び第二側端部の特定の一方との間
    の接続部において前記薄膜へ特定の電圧を付与する手
    段、を有することを特徴とするアナログ・デジタル変換
    器。
  23. 【請求項２３】特許請求の範囲第22項において、前記薄
    膜の前記上端部が前記上端部に沿って接地されており、
    且つ前記第二の引き続く端子が前記第一及び第二の側端
    部の他方のものに沿った漸進位置において配設されてい
    ることを特徴とするアナログ・デジタル変換器。
  24. 【請求項２４】特許請求の範囲第20項において、更に、
    入力電圧を供給する手段、各々が前記入力電圧に応答し
    且つ前記入力電圧の大きさの表示を与える上で他の比較
    器と共働するために前記複数個の端子の個々の一つにお
    いて前記電圧に応答する複数個の比較器、を有すること
    を特徴とするアナログ・デジタル変換器。
  25. 【請求項２５】薄い抵抗性の膜を具備しており且つ前記
    膜の一端部に沿って互いに等間隔で離隔している複数個
    の端子を具備する部材、この様な引き続く端子の位置に
    関して前記複数個の引き続く端子における電圧の対数的
    漸進を得るために前記薄い膜へ電圧を付与する手段、こ
    の様な電圧の前記対数漸進からのそれを決定するために
    前記引き続く端子において発生される電圧を較正する手
    段、を有することを特徴とするアナログ・デジタル変換
    器を較正する装置。
  26. 【請求項２６】特許請求の範囲第25項において、前記較
    正手段が、容量と、前記容量を充電する手段と、前記容
    量の放電を与える手段と、各々が前記端子の個々の一つ
    の上における電圧及び前記容量からの電圧に応答しこの
    様な引き続く端子の位置に関する引き続く端子における
    電圧の対数漸進からの逸れの決定を与えるための複数個
    の比較器、を有することを特徴とするアナログ・デジタ
    ル変換器を較正する装置。
  27. 【請求項２７】特許請求の範囲第26項において、第一動
    作状態と第二動作状態とを持ったスイッチング手段、を
    有しており、前記容量充電手段が前記スイッチング手段
    の第一動作状態で前記容量を充電すべく動作可能であ
    り、前記容量放電手段が前記スイッチング手段の前記第
    二動作状態で前記容量を放電すべく動作可能であること
    を特徴とするアナログ・デジタル変換器を較正する装
    置。
  28. 【請求項２８】特許請求の範囲第27項において、前記端
    子が前記薄い膜の一方の端部に沿って等間隔で離隔して
    おり、前記薄い膜の一端部と前記薄い膜の第一及び第二
    の端部の間に延在する第三の端部との間における前記薄
    い膜上の接続部へ第１電圧を付与する手段が設けられて
    おり、第１電圧は基準電圧とは異なっていることを特徴
    とするアナログ・デジタル変換器を較正する装置。
  29. 【請求項２９】アナログ・デジタル変換器を較正する装
    置において、第一及び第二の反対側に設けられた側端部
    を持っており且つ上端部及び底端部を持っており１表面
    上に実質的に一様な薄い抵抗性の膜を持っており且つ前
    記膜の前記底端部に沿って互いに等間隔で離隔された複
    数個の電気的端子を持っている部材、引き続く端子の位
    置に関して前記薄い膜における引き続く端子において電
    圧の対数関係を得るために前記薄い膜の上端部と底端部
    との間において前記薄い膜に沿って前記薄い膜の第一及
    び第二の側端部の間に電圧を付与する手段、前記対数関
    係からの逸れを決定するための前記複数個の引き続く端
    子において前記薄い膜上の電圧を較正する手段、尚他の
    端子はこの様な他の端子の位置に関してこの様な他の端
    子における電圧の線形関係を得るために前記薄い膜上に
    配設されており、これらの他の端子の位置に関しこれら
    の他の端子上の電圧の線形関係からのずれを決定するた
    めに前記薄い膜上の前記他の端子上の電圧を較正する手
    段、を有することを特徴とするアナログ・デジタル変換
    器を較正する装置。
  30. 【請求項３０】特許請求の範囲第29項において、前記対
    数関係を較正する手段が、容量と、第一特定時間におい
    て前記容量内に電荷を供給する手段と、前記第一特定時
    間とは異なった第二特定時間において前記容量の放電を
    与える手段と、前記薄い膜上の引き続く端子上の電圧を
    較正するために前記第二の特定時間において前記薄い膜
    上の引き続く端子上の電圧を前記容量における電圧と比
    較するための手段とを有することを特徴とするアナログ
    ・デジタル変換器を較正する装置。
  31. 【請求項３１】特許請求の範囲第30項において、前記線
    形関係に対する較正手段が、前記対数関係を較正する手
    段を具備すると共に更に実質的に一定な電流の電流源を
    具備することを特徴とするアナログ・デジタル変換器を
    較正する装置。
  32. 【請求項３２】特許請求の範囲第31項において、他方の
    端子が前記薄い膜上の引き続く端子から第一の側端部に
    沿って配設された位置において前記薄い膜の第一の側端
    部上に配設されていることを特徴とするアナログ・デジ
    タル変換器を較正する装置。
  33. 【請求項３３】特許請求の範囲第31項において、前記他
    方の端子が前記薄い膜の上端部及び底端部の特定の一方
    に沿って漸進位置において配設されていることを特徴と
    するアナログ・デジタル変換器を較正する装置。
JP1207026A 1988-08-11 1989-08-11 アナログ・デジタル変換器 Expired - Lifetime JP2852940B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/231,100 US4928102A (en) 1988-08-11 1988-08-11 Flash analog-to-digital converter with logarithmic/linear threshold voltages
US231100 1988-08-11

Publications (2)

Publication Number Publication Date
JPH0281469A JPH0281469A (ja) 1990-03-22
JP2852940B2 true JP2852940B2 (ja) 1999-02-03

Family

ID=22867742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1207026A Expired - Lifetime JP2852940B2 (ja) 1988-08-11 1989-08-11 アナログ・デジタル変換器

Country Status (5)

Country Link
US (1) US4928102A (ja)
EP (1) EP0354448B1 (ja)
JP (1) JP2852940B2 (ja)
CA (1) CA1309500C (ja)
DE (1) DE68925392T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983973A (en) * 1989-05-22 1991-01-08 Brooktree Corporation Non-linear analog-to-digital converter
JPH0456519A (ja) * 1990-06-26 1992-02-24 Mitsubishi Electric Corp Ａ／ｄ変換器
US5534863A (en) * 1994-01-06 1996-07-09 Level One Communications, Inc. Low resolution, high linearity digital-to-analog converter without trim
TW332356B (en) * 1994-10-21 1998-05-21 At & T Corp Integrated circuit having equivalent resistor string
US5610604A (en) * 1994-12-07 1997-03-11 Panasonic Technologies, Inc. Analog to digital converter providing varying digital resolution
US5659313A (en) * 1995-03-31 1997-08-19 Panasonic Technologies, Inc. System and method for reducing noise during analog to digital conversion
US5926504A (en) * 1995-06-05 1999-07-20 Level One Communications, Inc. Electrical circuit for selectively connecting a repeater to a DTE port
US5861829A (en) * 1997-04-28 1999-01-19 Marvell Technology Group, Ltd. High-speed, low power, medium resolution analog-to-digital converter and method of stabilization
US7986197B2 (en) * 2008-09-12 2011-07-26 Lonestar Inventions, L.P. Compact distributed ladder attenuator
CN113437973A (zh) * 2021-06-30 2021-09-24 北京时代民芯科技有限公司 一种高精度自校准模数转换电路及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3460026A (en) 1966-12-16 1969-08-05 Bell Telephone Labor Inc N-port monolithic thin film distributed resistance network

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3260889A (en) * 1962-12-05 1966-07-12 Gen Telephone & Elect Signal translator
US3336558A (en) * 1964-12-10 1967-08-15 Beckman Instruments Inc Non-linear resistance element
US3564475A (en) * 1967-10-24 1971-02-16 Nippon Kogaku Kk Variable resistance element with multiple patterns for measuring instruments
FR1583989A (ja) * 1968-06-25 1969-12-12
JPS4919899B1 (ja) * 1969-12-15 1974-05-21
US3723938A (en) * 1969-12-22 1973-03-27 Bourns Inc Non-linear potentiometer with conductor array
US3795863A (en) * 1970-04-20 1974-03-05 Hitachi Ltd Voltage indicator employing a resistive network and light emitting diodes
BE759408A (fr) * 1970-04-24 1971-04-30 Sits Soc It Telecom Siemens Potentiometre electrique
US4146882A (en) * 1976-08-24 1979-03-27 Intel Corporation Digital-to-analog converter employing two levels of decoding
US4232302A (en) * 1978-08-24 1980-11-04 Ohio Nuclear, Inc. Video speed logarithmic analog-to digital converter
US4521764A (en) * 1979-05-29 1985-06-04 Analog Devices Incorporated Signal-controllable attenuator employing a digital-to-analog converter
US4447747A (en) * 1981-03-02 1984-05-08 Gte Laboratories Incorporated Waveform generating apparatus
JPS6065629A (ja) * 1983-09-20 1985-04-15 Fujitsu Ltd 抵抗ラダ−回路網
DE3412532A1 (de) * 1984-04-04 1985-11-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Logarithmische potentiometerschaltung
JPS6126330A (ja) * 1984-07-16 1986-02-05 Toshiba Corp 抵抗分圧回路
US4625197A (en) * 1984-09-28 1986-11-25 Milton Roy Company Logarithmic analog to digital converter
US4612531A (en) * 1985-02-12 1986-09-16 Rca Corporation Intermeshed resistor network for analog to digital conversion
JPS62258521A (ja) * 1986-05-02 1987-11-11 Nec Corp Ａ−ｄ変換器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3460026A (en) 1966-12-16 1969-08-05 Bell Telephone Labor Inc N-port monolithic thin film distributed resistance network

Also Published As

Publication number Publication date
DE68925392T2 (de) 1996-05-15
US4928102A (en) 1990-05-22
EP0354448B1 (en) 1996-01-10
EP0354448A3 (en) 1992-12-09
DE68925392D1 (de) 1996-02-22
CA1309500C (en) 1992-10-27
EP0354448A2 (en) 1990-02-14
JPH0281469A (ja) 1990-03-22

Similar Documents

Publication Publication Date Title
US5914611A (en) Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
JP2852940B2 (ja) アナログ・デジタル変換器
US6191605B1 (en) Contactless method for measuring total charge of an insulating layer on a substrate using corona charge
US4190797A (en) Capacitive gauging system utilizing a low internal capacitance, high impedance amplifier means
US4763534A (en) Pressure sensing device
US6246394B1 (en) Touch screen measurement circuit and method
US8121800B2 (en) Capacitative node measurement in a capacitative matrix pressure inducer
US6542835B2 (en) Data collection methods and apparatus
US7498823B2 (en) Physical quantity, particularly humidity detection device, and related detecting method
US8009011B2 (en) Electrically adjustable resistor
US20060220740A1 (en) Apparatus for current measuring and a resistor
US5485097A (en) Method of electrically measuring a thin oxide thickness by tunnel voltage
JPH10239264A (ja) 電気抵抗式湿度センサ
JP2994429B2 (ja) 非線形アナログ・デジタル変換器
US4765187A (en) Liquid thickness gauge
GB1590081A (en) Apparatus for gauging the surface texture and surface irregularities of a conducting surface
US5059980A (en) Non-linear analog to digital converter
EP0578899A1 (en) Process for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
JPS6187430A (ja) デジタル・アナログ変換器補正トリムを最小化する方法及び装置
CN115485833A (zh) 测试结构以及测试方法
EP0055331B1 (en) Method of trimming thin metal resistors
KR900004739B1 (ko) 로우드 셀
JPH1145918A (ja) 半導体装置の絶縁膜の電気的評価装置
JP2003130893A (ja) シールドを有する電気回路
JPH0765885B2 (ja) 薄膜の膜厚測定方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11