JPH1145918A - 半導体装置の絶縁膜の電気的評価装置 - Google Patents
半導体装置の絶縁膜の電気的評価装置Info
- Publication number
- JPH1145918A JPH1145918A JP19981397A JP19981397A JPH1145918A JP H1145918 A JPH1145918 A JP H1145918A JP 19981397 A JP19981397 A JP 19981397A JP 19981397 A JP19981397 A JP 19981397A JP H1145918 A JPH1145918 A JP H1145918A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- evaluation device
- electrical evaluation
- calculating
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の絶縁膜の特性の評価を、高精度
でかつ簡単に行う。 【解決手段】 演算増幅器ＯＰの入力端子には、第１の
絶縁膜により形成されるキャパシタＣ1が接続され、そ
の入力端子と出力端子との間には、第２の絶縁膜により
形成されるキャパシタＣ2が接続される。絶縁膜の相対
容量値Ｃ1／Ｃ2は、出力電圧と入力電圧の比−Ｖout／
Ｖinとして演算され、また、Ｖout＝−Ｖin・（ε1／Ｔ
1）／（ε2／Ｔ2）に、予め測定した第１及び第２の絶
縁膜の膜厚Ｔ1、Ｔ2、または誘電率ε1、ε2、並びに入
力電圧Ｖin、出力電圧Ｖoutを挿入することにより、相
対誘電率ε1／ε2、または相対膜厚Ｔ1／Ｔ2を演算する
ことができる。
でかつ簡単に行う。 【解決手段】 演算増幅器ＯＰの入力端子には、第１の
絶縁膜により形成されるキャパシタＣ1が接続され、そ
の入力端子と出力端子との間には、第２の絶縁膜により
形成されるキャパシタＣ2が接続される。絶縁膜の相対
容量値Ｃ1／Ｃ2は、出力電圧と入力電圧の比−Ｖout／
Ｖinとして演算され、また、Ｖout＝−Ｖin・（ε1／Ｔ
1）／（ε2／Ｔ2）に、予め測定した第１及び第２の絶
縁膜の膜厚Ｔ1、Ｔ2、または誘電率ε1、ε2、並びに入
力電圧Ｖin、出力電圧Ｖoutを挿入することにより、相
対誘電率ε1／ε2、または相対膜厚Ｔ1／Ｔ2を演算する
ことができる。
Description
【０００１】
【発明の技術分野】本発明は、半導体基板上に形成され
た絶縁膜の特性の電気的評価を行うための電気的評価装
置に関する。
た絶縁膜の特性の電気的評価を行うための電気的評価装
置に関する。
【０００２】
【従来の技術】シリコン基板は、近年、大面積化の傾向
があり、例えば、８インチのものから１２インチのもの
に移行されつつある。基板の面積が大きくなればなる
程、基板表面に形成された絶縁膜の均一性が求められる
が、それと同時に、その均一性を高精度で評価するため
の方法の提供が求められている。絶縁膜の均一性は、通
常、相対容量値、相対誘電率、相対膜厚、及び界面準位
の差、等の評価ファクタに基づいて評価される。これら
評価ファクタの内、相対容量値は、基板上の絶縁膜に電
極を形成してＭＯＳキャパシタを形成し、ＣＶ（容量-
電圧）測定器を用いて基板上の複数の測定点の絶縁膜の
容量値Ｃを求め、そして、測定点の１つを基準点とし
て、その基準容量値と他の測定点の容量値との比を演算
することにより、相対容量値を得ている。
があり、例えば、８インチのものから１２インチのもの
に移行されつつある。基板の面積が大きくなればなる
程、基板表面に形成された絶縁膜の均一性が求められる
が、それと同時に、その均一性を高精度で評価するため
の方法の提供が求められている。絶縁膜の均一性は、通
常、相対容量値、相対誘電率、相対膜厚、及び界面準位
の差、等の評価ファクタに基づいて評価される。これら
評価ファクタの内、相対容量値は、基板上の絶縁膜に電
極を形成してＭＯＳキャパシタを形成し、ＣＶ（容量-
電圧）測定器を用いて基板上の複数の測定点の絶縁膜の
容量値Ｃを求め、そして、測定点の１つを基準点とし
て、その基準容量値と他の測定点の容量値との比を演算
することにより、相対容量値を得ている。
【０００３】また、比誘電率ε及び膜厚Ｔは、以下の式
に基づいて計算される。
に基づいて計算される。
【数１】Ｃ＝ε0・ε・Ｓ／Ｔ ただし、ε0は、真空中の誘電率 Ｓは、ＭＯＳキャパシタの電極面積 この場合、比誘電率εを得る場合には、光干渉式膜厚計
やエリプソメータ等の測定手段によって、膜厚を電極形
成前に測定しておく必要がある。
やエリプソメータ等の測定手段によって、膜厚を電極形
成前に測定しておく必要がある。
【０００４】
【発明が解決しようとする課題】しかしながら、従来例
においては、上記したように、ウエハ上の複数の測定点
の容量値をＣＶ測定器により測定することにより得られ
た結果を用いて相対容量値を求めているので、その測定
精度は、ＣＶ測定器の精度に依存してしまい、したがっ
て、ウエハ上の微小容量値の測定は困難である。以上の
点に鑑み、本発明の目的は、ウエハ上の相対容量値を測
定して該ウエハ上の容量分布を評価する場合に、容量測
定器の測定精度に制限されずに、高精度の相対容量値を
得ることができるようにすることである。また、本発明
の他の目的は、相対誘電率、相対膜厚、及び界面凖位の
差の少なくとも１つを、簡単な構成により高精度で測定
できるようにすることである。
においては、上記したように、ウエハ上の複数の測定点
の容量値をＣＶ測定器により測定することにより得られ
た結果を用いて相対容量値を求めているので、その測定
精度は、ＣＶ測定器の精度に依存してしまい、したがっ
て、ウエハ上の微小容量値の測定は困難である。以上の
点に鑑み、本発明の目的は、ウエハ上の相対容量値を測
定して該ウエハ上の容量分布を評価する場合に、容量測
定器の測定精度に制限されずに、高精度の相対容量値を
得ることができるようにすることである。また、本発明
の他の目的は、相対誘電率、相対膜厚、及び界面凖位の
差の少なくとも１つを、簡単な構成により高精度で測定
できるようにすることである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電気的評価装置は、入力電圧供給手段と、
演算増幅器と、入力電圧供給手段と演算増幅器の入力端
子との間に接続される入力キャパシタを形成する第１の
絶縁膜と、演算増幅器の入力端子と出力端子との間に接
続される帰還キャパシタを形成する第２の絶縁膜と、入
力電圧供給手段からの入力電圧と演算増幅器の出力端子
における出力電圧とに基づいて、絶縁膜の相対的特性を
演算する演算手段とからなることを特徴としている。そ
して、相対容量値を求めるため、演算手段は、第１の絶
縁膜の容量値と第２の絶縁膜の容量値の比である相対容
量値を、演算増幅器の出力端子における出力電圧と入力
電圧供給手段からの入力電圧との比として演算するよう
構成されている。
に、本発明の電気的評価装置は、入力電圧供給手段と、
演算増幅器と、入力電圧供給手段と演算増幅器の入力端
子との間に接続される入力キャパシタを形成する第１の
絶縁膜と、演算増幅器の入力端子と出力端子との間に接
続される帰還キャパシタを形成する第２の絶縁膜と、入
力電圧供給手段からの入力電圧と演算増幅器の出力端子
における出力電圧とに基づいて、絶縁膜の相対的特性を
演算する演算手段とからなることを特徴としている。そ
して、相対容量値を求めるため、演算手段は、第１の絶
縁膜の容量値と第２の絶縁膜の容量値の比である相対容
量値を、演算増幅器の出力端子における出力電圧と入力
電圧供給手段からの入力電圧との比として演算するよう
構成されている。
【０００６】また、演算手段は、第１及び第２の絶縁膜
の相対誘電率を、予め測定した第１及び第２の絶縁膜の
膜厚、並びに入力電圧及び出力電圧を用いて演算するよ
う構成され、さらには、第１及び第２の絶縁膜の相対膜
厚を、予め測定した第１及び第２の絶縁膜の誘電率、並
びに入力電圧及び出力電圧を用いて演算するよう構成さ
れている。さらにまた、演算手段は、第１及び第２の絶
縁膜のの界面凖位の差を、第１及び第２の絶縁膜の一方
である基準絶縁膜の予め測定した容量値、並びに入力電
圧及び出力電圧を用いて演算するよう構成されている。
の相対誘電率を、予め測定した第１及び第２の絶縁膜の
膜厚、並びに入力電圧及び出力電圧を用いて演算するよ
う構成され、さらには、第１及び第２の絶縁膜の相対膜
厚を、予め測定した第１及び第２の絶縁膜の誘電率、並
びに入力電圧及び出力電圧を用いて演算するよう構成さ
れている。さらにまた、演算手段は、第１及び第２の絶
縁膜のの界面凖位の差を、第１及び第２の絶縁膜の一方
である基準絶縁膜の予め測定した容量値、並びに入力電
圧及び出力電圧を用いて演算するよう構成されている。
【０００７】
【発明の実施の態様】図１には、本発明の電気的評価装
置に用いられるアナログ反転器の等価回路が示されてお
り、該アナログ反転器は、非反転入力端子（＋）がアー
ス電位に接続された演算増幅器ＯＰと、演算増幅器ＯＰ
の反転入力端子（−）と入力端子ＩＮとの間に接続され
た入力キャパシタＣ1と、演算増幅器ＯＰの出力端子Ｏ
ＵＴと反転入力端子との間に接続された帰還キャパシタ
Ｃ2とから構成されている。入力端子ＩＮに供給される
電圧をＶin、出力端子ＯＵＴにおける電圧をＶout、演
算増幅器ＯＰの反転入力端子の電圧をＶ0とし、入力キ
ャパシタ及び帰還キャパシタの容量値をＣ1、Ｃ2で表す
と、電荷量保存の法則から、以下の式（１）が成立し、
また式（１）から式（２）が得られる。
置に用いられるアナログ反転器の等価回路が示されてお
り、該アナログ反転器は、非反転入力端子（＋）がアー
ス電位に接続された演算増幅器ＯＰと、演算増幅器ＯＰ
の反転入力端子（−）と入力端子ＩＮとの間に接続され
た入力キャパシタＣ1と、演算増幅器ＯＰの出力端子Ｏ
ＵＴと反転入力端子との間に接続された帰還キャパシタ
Ｃ2とから構成されている。入力端子ＩＮに供給される
電圧をＶin、出力端子ＯＵＴにおける電圧をＶout、演
算増幅器ＯＰの反転入力端子の電圧をＶ0とし、入力キ
ャパシタ及び帰還キャパシタの容量値をＣ1、Ｃ2で表す
と、電荷量保存の法則から、以下の式（１）が成立し、
また式（１）から式（２）が得られる。
【数２】 Ｃ1（Ｖ0−Ｖin）＝Ｃ2（Ｖout−Ｖ0） （１） ∴Ｖout−Ｖ0＝−Ｃ1／Ｃ2（Ｖin−Ｖ0） ∴Ｖout／Ｖin＝−Ｃ1／Ｃ2 （２） （∵ Ｖ0＝０ 演算増幅器ＯＰの反転入力端子が非反
転入力端子とイマジナルショート状態であるため）
転入力端子とイマジナルショート状態であるため）
【０００８】式（２）から明らかなように、入力電圧Ｖ
inと出力電圧Ｖoutとの比Ｖout／Ｖinは、キャパシタの
容量比−Ｃ1／Ｃ2で表され、キャパシタＣ1及びＣ2に差
がある場合は、 Ｖout／Ｖin≠ −１ となり、これにより、キャパシタの差が微小であって
も、Ｖout／Ｖinの値からキャパシタに差があることが
分かる。以上の点から、ウエハ上に演算増幅器ＯＰを多
数形成して、該演算増幅器にウエハ上のキャパシタを図
１に示すような関係で接続し、既知の電圧Ｖinを入力端
子ＩＮに供給して出力端子ＯＵＴの電圧Ｖoutを測定す
れば、キャパシタの相対容量値が入出力電圧の比として
求めることができる。本発明は、このようにしてウエハ
上の測定点Ｐ1及びＰ2における容量値Ｃ1及びＣ2の比、
すなわち相対容量値を求めることをその基本原理として
いる。なお、入力電圧Ｖinは、入力電圧供給手段（不図
示）から供給され、相対容量値を表す−Ｖout／Ｖin
は、コンピュータ等の所望の演算手段（不図示）によっ
て演算される。測定点Ｐ1及びＰ2の何れか一方を基準点
として、他方を基板上で適宜選択できるようにしてもよ
い。
inと出力電圧Ｖoutとの比Ｖout／Ｖinは、キャパシタの
容量比−Ｃ1／Ｃ2で表され、キャパシタＣ1及びＣ2に差
がある場合は、 Ｖout／Ｖin≠ −１ となり、これにより、キャパシタの差が微小であって
も、Ｖout／Ｖinの値からキャパシタに差があることが
分かる。以上の点から、ウエハ上に演算増幅器ＯＰを多
数形成して、該演算増幅器にウエハ上のキャパシタを図
１に示すような関係で接続し、既知の電圧Ｖinを入力端
子ＩＮに供給して出力端子ＯＵＴの電圧Ｖoutを測定す
れば、キャパシタの相対容量値が入出力電圧の比として
求めることができる。本発明は、このようにしてウエハ
上の測定点Ｐ1及びＰ2における容量値Ｃ1及びＣ2の比、
すなわち相対容量値を求めることをその基本原理として
いる。なお、入力電圧Ｖinは、入力電圧供給手段（不図
示）から供給され、相対容量値を表す−Ｖout／Ｖin
は、コンピュータ等の所望の演算手段（不図示）によっ
て演算される。測定点Ｐ1及びＰ2の何れか一方を基準点
として、他方を基板上で適宜選択できるようにしてもよ
い。
【０００９】また、式（２）を変形すると、式（３）が
得られる。
得られる。
【数３】 Ｖout＝−Ｖin・Ｃ1／Ｃ2 ＝−Ｖin・（ε1／Ｔ1）／（ε2／Ｔ2） （３） ただし、ε1は、測定点Ｐ1の誘電率又は比誘電率 Ｔ1は、測定点Ｐ1の膜厚 ε2は、測定点Ｐ2の誘電率又は比誘電率 Ｔ2は、測定点Ｐ2の膜厚 したがって、膜厚Ｔ1、Ｔ2を測定しておけば、式（３）
から相対誘電率ε1／ε2を演算することができ、逆に、
誘電率又は比誘電率ε1、ε2を測定しておけば、式
（３）から相対膜厚Ｔ1／Ｔ2を演算することができる。
いずれにしても、一方のみを測定すれば、他方を演算に
より求めることができる。
から相対誘電率ε1／ε2を演算することができ、逆に、
誘電率又は比誘電率ε1、ε2を測定しておけば、式
（３）から相対膜厚Ｔ1／Ｔ2を演算することができる。
いずれにしても、一方のみを測定すれば、他方を演算に
より求めることができる。
【００１０】次に、界面凖位分布を求める場合につい
て、図２を参照して説明する。図２は、図１のキャパシ
タＣ1及びＣ2が異なる特性を有している場合の、それぞ
れのキャパシタ（ＭＯＳキャパシタ）のＣＶ（容量-電
圧）曲線を表している。このようにキャパシタＣ1、Ｃ2
のＣＶ曲線がずれている場合、このずれが界面凖位の差
△Ｄitに相当するものである。ただし、酸化膜中の固定
電荷密度が等しいと仮定する。２つのキャパシタの容量
値Ｃ1及びＣ2の比をβとおくと（Ｃ1／Ｃ2＝β）とおく
と、２つのキャパシタの容量の差△Ｃは式（４）で表さ
れ、そして、該差△Ｃに相当する界面凖位の差△Ｄitは
式（５）で表される。
て、図２を参照して説明する。図２は、図１のキャパシ
タＣ1及びＣ2が異なる特性を有している場合の、それぞ
れのキャパシタ（ＭＯＳキャパシタ）のＣＶ（容量-電
圧）曲線を表している。このようにキャパシタＣ1、Ｃ2
のＣＶ曲線がずれている場合、このずれが界面凖位の差
△Ｄitに相当するものである。ただし、酸化膜中の固定
電荷密度が等しいと仮定する。２つのキャパシタの容量
値Ｃ1及びＣ2の比をβとおくと（Ｃ1／Ｃ2＝β）とおく
と、２つのキャパシタの容量の差△Ｃは式（４）で表さ
れ、そして、該差△Ｃに相当する界面凖位の差△Ｄitは
式（５）で表される。
【数４】 △Ｃ＝Ｃ1−Ｃ2＝Ｃ2（β−１） （４） △Ｄit＝△Ｑit／ｑ＝△Ｃ・Ｖin／ｑ ＝Ｃ2（β−１）・Ｖin／ｑ （５） ただし、△Ｑitは、界面準位に捕獲された総電荷量 ｑは、電気素量
【００１１】また、式（２）から、
【数５】Ｖout＝−Ｖin・Ｃ1／Ｃ2＝−βＶin ∴β＝−Ｖout／Ｖin であるから、これを式（５）に代入すると、
【数６】 △Ｄit＝Ｃ2（β−１）・Ｖin／ｑ ＝−Ｃ2（Ｖout＋Ｖin）／ｑ （６） が得られる。
【００１２】したがって、一方のキャパシタＣ2を基準
キャパシタとしてその容量値を求めておけば、２つのキ
ャパシタＣ1、Ｃ2の界面凖位の差△Ｄitを、式（６）か
ら演算することができる。これにより、ウエハ上の絶縁
膜の界面凖位の分布を得ることができる。なお、界面凖
位の絶対値Ｄitを求める場合には、基準キャパシタの界
面凖位の値を何らかの方法で求め、その値と△Ｄitとか
ら絶対値Ｄitを得ることができる。また、キャパシタＣ
1すなわち入力キャパシタを基準キャパシタとすること
ができことは勿論であり、その場合、界面凖位の差△Ｄ
itを求めるための式（６）は、以下のように変形され
る。
キャパシタとしてその容量値を求めておけば、２つのキ
ャパシタＣ1、Ｃ2の界面凖位の差△Ｄitを、式（６）か
ら演算することができる。これにより、ウエハ上の絶縁
膜の界面凖位の分布を得ることができる。なお、界面凖
位の絶対値Ｄitを求める場合には、基準キャパシタの界
面凖位の値を何らかの方法で求め、その値と△Ｄitとか
ら絶対値Ｄitを得ることができる。また、キャパシタＣ
1すなわち入力キャパシタを基準キャパシタとすること
ができことは勿論であり、その場合、界面凖位の差△Ｄ
itを求めるための式（６）は、以下のように変形され
る。
【数７】 △Ｄit＝Ｃ1・Ｖin（Ｖout＋Ｖin）／（Ｖout・ｑ） （７）
【００１３】以上のように、本発明においては、ウエハ
上のキャパシタの容量が容量測定器の精度以上の微小容
量であっても、ウエハ上の容量の相対分布を得ることが
でき、さらには、誘電率の相対分布、膜厚の相対分布、
界面凖位の分布を簡単に得ることができる。
上のキャパシタの容量が容量測定器の精度以上の微小容
量であっても、ウエハ上の容量の相対分布を得ることが
でき、さらには、誘電率の相対分布、膜厚の相対分布、
界面凖位の分布を簡単に得ることができる。
【図１】本発明の半導体絶縁膜の特性測定装置に用いら
れるアナログ反転器の構成を示すブロック図である。
れるアナログ反転器の構成を示すブロック図である。
【図２】特性が相違している２つのキャパシタのＣＶ曲
線の一例を示すグラフであり、界面凖位の差を説明する
ためのグラフである。
線の一例を示すグラフであり、界面凖位の差を説明する
ためのグラフである。
Claims (6)
- 【請求項１】 半導体装置の基板上の絶縁膜の特性を電
気的に評価する装置において、 入力電圧供給手段と、 演算増幅器と、 入力電圧供給手段と演算増幅器の入力端子との間に接続
される入力キャパシタを形成する第１の絶縁膜と、 演算増幅器の入力端子と出力端子との間に接続される帰
還キャパシタを形成する第２の絶縁膜と、 入力電圧供給手段からの入力電圧と演算増幅器の出力端
子における出力電圧とに基づいて、絶縁膜の相対的特性
を演算する演算手段とからなることを特徴とする電気的
評価装置。 - 【請求項２】 請求項１記載の電気的評価装置におい
て、演算手段は、 第１の絶縁膜の容量値と第２の絶縁膜の容量値の比であ
る相対容量値を、演算増幅器の出力端子における出力電
圧と入力電圧供給手段からの入力電圧との比として演算
する手段を備えていることを特徴とする電気的評価装
置。 - 【請求項３】 請求項１または２記載の電気的評価装置
において、演算手段は、 予め測定した第１及び第２の絶縁膜の膜厚、並びに入力
電圧及び出力電圧を用いて、第１及び第２の絶縁膜の相
対誘電率を演算する手段を備えていることを特徴とする
電気的評価装置。 - 【請求項４】 請求項１〜３いずれかに記載の電気的評
価装置において、演算手段は、 予め測定した第１及び第２の絶縁膜の誘電率、並びに入
力電圧及び出力電圧を用いて、第１及び第２の絶縁膜の
相対膜厚を演算する手段を備えていることを特徴とする
電気的評価装置。 - 【請求項５】 請求項１〜４いずれかに記載の電気的評
価装置において、第１及び第２の絶縁膜の一方を基準絶
縁膜とし、他方の絶縁膜を基板上の複数の測定点から任
意に選択することを特徴とする電気的評価装置。 - 【請求項６】 請求項１〜４いずれかに記載の電気的評
価装置において、演算手段は、 第１及び第２の絶縁膜の一方を基準絶縁膜として、該基
準絶縁膜の予め測定した容量値、並びに入力電圧及び出
力電圧を用いて、第１及び第２の絶縁膜の界面凖位の差
を演算する手段を備えていることを特徴とする電気的評
価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19981397A JP3362639B2 (ja) | 1997-07-25 | 1997-07-25 | 半導体装置の絶縁膜の電気的評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19981397A JP3362639B2 (ja) | 1997-07-25 | 1997-07-25 | 半導体装置の絶縁膜の電気的評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145918A true JPH1145918A (ja) | 1999-02-16 |
| JP3362639B2 JP3362639B2 (ja) | 2003-01-07 |
Family
ID=16414077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19981397A Expired - Fee Related JP3362639B2 (ja) | 1997-07-25 | 1997-07-25 | 半導体装置の絶縁膜の電気的評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007248198A (ja) * | 2006-03-15 | 2007-09-27 | Sharp Corp | 特性分布の特徴量抽出方法および特性分布の分類方法 |
-
1997
- 1997-07-25 JP JP19981397A patent/JP3362639B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007248198A (ja) * | 2006-03-15 | 2007-09-27 | Sharp Corp | 特性分布の特徴量抽出方法および特性分布の分類方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3362639B2 (ja) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6191605B1 (en) | Contactless method for measuring total charge of an insulating layer on a substrate using corona charge | |
| JP3498318B2 (ja) | 容量検出システム及び方法 | |
| KR100390307B1 (ko) | 센서 신호 처리 장치 | |
| US20110174777A1 (en) | Process condition sensing device and method for plasma chamber | |
| JPS6253762B2 (ja) | ||
| US3373353A (en) | Electron beam scanning system for quality control of materials | |
| US6639414B2 (en) | Circuit for measuring changes in capacitor gap using a switched capacitor technique | |
| EP0980004B1 (en) | Microscopic capacitance measurement system and probing system | |
| JP2006084380A (ja) | 非接触電圧測定装置 | |
| US6166558A (en) | Method for measuring gate length and drain/source gate overlap | |
| JP4251961B2 (ja) | 非接触電圧測定装置 | |
| JP3362639B2 (ja) | 半導体装置の絶縁膜の電気的評価装置 | |
| JP2852940B2 (ja) | アナログ・デジタル変換器 | |
| Dietz et al. | How to analyse relaxation and leakage currents of dielectric thin films: Simulation of voltage-step and voltage-ramp techniques | |
| US7598746B2 (en) | Surface voltmeter and surface voltage measurement method | |
| JP6513286B2 (ja) | 容量性構造体及び容量性構造体を用いて電荷量を特定する方法 | |
| US20220136991A1 (en) | Capacitive sensor | |
| JP3311309B2 (ja) | 半導体装置の評価方法 | |
| JP3506243B2 (ja) | プロービングシステム及び容量測定方法 | |
| US20020101252A1 (en) | Structure for capacitance measurement | |
| JP2006201006A (ja) | 圧電薄膜の伝達インピーダンス評価方法 | |
| SU1250992A1 (ru) | Устройство дл бесконтактного определени местоположени обрыва токопровод щей дорожки лакированной печатной платы | |
| SU313179A1 (ru) | Высокочастотный электромагнитный способ | |
| SU1416903A1 (ru) | Способ определени профил зар да в диэлектрике | |
| SU1597777A1 (ru) | Устройство дл измерени тангенса угла диэлектрических потерь и определени относительной диэлектрической проницаемости |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |