JPH0281469A - アナログ・デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、アナログ・デジタル変換器に関するものであ
って、更に詳細には、対数的出力を与えるアナログ・デ
ジタル変換器に関するものである。

更に詳細には、本発明は、第一の電圧範囲に渡って対数
的出力を与え且つ第二の電圧範囲に渡って線形的出力を
与えるアナログ・デジタル変換器に関するものである。

本発明は、更に、この様な変換器を較正する方式に関す
るものである。

従来技術 デジタル処理システムはデジタル信号に基づいて動作す
る。しかしながら、データ処理システムへの入力は一般
的にはアナログである。例えば、温度や圧力などのパラ
メータは、化学物質を製造するシステムにおいて連続的
にハ１定される。これらの測定値は、この様なシステム
による処理のためにデータ処理システムへ導入する前に
、デジタル形式に変換することが必要である。アナログ
・デジタル変換器は、アナログ信号をデジタル形式に変
換するためにかなりの年数に亘って使用されている。

アナログ・デジタル変換器の性能を考えるに当って二つ
の重要なパラメータがある。これらのパラメータとは、
（１）変換速度、及び（２）アナログデータがデジタル
形式に変換される際の分解能乃至は精度である。現在使
用中の変換器は、これら二つのパラメータの内の一方の
みを達成するのに成功しているに過ぎない。

変換器の一つのタイプにおいては、複数個の比較器を使
用して、同時的に、即ち並列的に動作する。変換におけ
る精度を与えるために、多数の比較器が使用されねばな
らない。例えば、１２個の二進ビットへの変換かなされ
ねばならない場合には、４０９５個の変換器が使用され
ねばならない。

理解される如く、このことは、変換器を大型とし、複雑
とり、ｆｌつ製造困難にすると共にコスト品とさせる。

別のタイプの変換器においては、アナログ値を対応する
デジタル値へ変換するために逐次近似を行なう。各近似
において、減少される二進有意性乃至は二進桁の漸進的
ビットの値が決定される。

このタイプの変換器は比較的簡単であり、Ｈｌつ、逐次
近似の数か比較的大きい場合には、かなり正確なもので
ある場合もある。しかしながら、このタイプの変換器は
低速である。更に、変換精度が増加されるに従い変換を
得るのに必要とされる時間が増加する。

アナログ・デジタル変換器における上述した問題の一つ
の可能な解決方法は、対数特性を有する変換器を使用す
ることである。このタイプの変換器においては、分解能
は、信号レベルに対して逆比例している。このことは、
変換の範囲に亘って一定の微小な分解能を与える。デジ
オ情報をデジタル化する場合などのほとんどの適用にお
いては、このことは満足いくものである。

対数特性を持ったアナログ・デジタル変換器に対する臨
界的条件は、比較器の基準レベルに対して、連続する乃
至は引き続くタップ位置の関数として指数的に減衰する
電圧を６することである。

これを行なうために、従来技術においては問題が発生し
た。例えば、指数的に離隔した間隔で配設されたタップ
を単一の抵抗経路に設けた場合、実際的でないような長
さの抵抗経路が得られる。更に、低電圧レベルにおいて
、タップ間隔は極めて近接して離隔し、それらを実際上
分別することが不可能となる。

対数特性を具備する°アナログ・デジタル変換器を提供
することが望ましいことは長い間知られていた。そのた
めに、この様な変換器を提供するために、かなりの努力
かなされ、且つかなりの資金が費消されている。この様
な努力及びこの様な資金の費消にもかかられす、満足の
いくような対数特性を有するアナログ・デジタル変換器
を提供することの困難性はいまたに残っている。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、対数特性を有するア
ナログ・デジタル変換器及びこの様な変換器を較正する
装置を提供することを目的とする。

舎−１成 本発明の変換器は、高速であり、簡単１−１つ廉価であ
る。本発明変換器は、比較的短く且つアナログ関係を有
する電圧を供給する等間隔で離隔したタップ（又は端子
）を有する抵抗経路を与える。

更に、本発明変換器は、ゼロ電圧入力近傍において使用
可能な応答を供給するために低電圧において線形関係を
与えるべく構成することが可能である。

本発明の一実施形態においては、部材乃至は基板が設け
られており、その−表面上には、実質的に一様な電気的
抵抗特性を１する薄膜が設けられている。該薄膜の一方
の側端部には該薄膜上に複数個の端子が配設されている
。例えば接地電位などの基準電位が該薄膜の第二〇側端
部へ印加される。付勢電圧が、第一の側端部と該薄膜の
上端部及び底端部の特定の一方との間の接続部において
該薄膜へ印加される。この様に、該端子の位置に対して
対数関係を持って連続する乃至は引き続く端子において
電圧が発生される。

低電圧範囲においてこれらの引き続く端子における電圧
の間において線形関係が所望される場合には、これら端
子の位置と基準電位電極との間の関係が変更される。こ
の様な実施形態の一つにおいては、この基ｒｐ　７７５
位はこの様な端子に対応する垂直方向における位置にお
いて該薄膜の第二の側端部へは印加されない。その代わ
りに、その基準電圧は上端部及び底端部の他方へ印加す
ることか可能である。この柚な実施形態の別のものにお
いては、その底端部近傍においてストリップ即ち細条片
の幅を横断して一列の端子を位置させることが可能であ
る。

複数個の比較器が設けられており、その各々は入力端子
及びこれら連続する端子の個々の一つにおける電圧を受
取るべく接続されている。これらの比較器は、入力電圧
を表わす出力を供給する。

該薄膜の第一部分における連続する即ち引き続く端子上
の電圧を、対数関係からの逸れを表わす容量を包含する
回路によって較正することが可能である。該薄膜の第二
部分における引き続く即ち連続する端子上の電圧を、該
容量回路及び該線形関係からの逸れを表わすために実質
的に一定の電流を供給する電流源によって較正すること
がＩｌｌ能である。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第１図は、複数個の引き続く即ち連続する端子における
出力が丘いに線形関係を持つようにアナログ電圧を複数
個の端子においてデジタル出力へ変換する従来の一実施
例を示している。第１図に示した従来例においては、例
えば電気的導電性物質の薄膜から形成した要素などのよ
うな抵抗性要素１０が、その両端部を例えばバッテリー
１２などの直流電源へ接続している。理解される如く、
抵抗要素１０の経路は、拘束された空間内での経路の長
さを増加させるために折曲げることが可能である。

抵抗要素１０に沿って複数個の端子１４が等間隔で設け
られている。リード１６が、端子１４から従来の態様で
（構成することが可能な比較器１８の第一入力端子へ延
在している。信号がライン２０を介して比較器１８の第
二入力端子へ印加される。比較器１８からの出力信号は
、従来の態様で構成することが可能なデコーダ２２へ印
加される。

出力リード２４は、デコーダ２２から延１’Ｅしている
。

端子１４は抵抗要素１０の長さに沿って等間隔で雛隔さ
れているので、連続する即ち引き続く端子１４において
発生される電圧の大きさは万いに線形関係を有している
。端子１４上の電圧は、ライン２０上の信号上比較する
ために、比較器１８へ導入される。この比較の結果は、
デコーダ２２によって公知の態様で表示される。例えば
、関連する端子１４から比較器１８の一つへ導入された
電圧がライン２０上の信号よりも大きい場合には、その
比較器はｉｎの出力信号を発生する。

比較器１８は、関連する端子１４からの比較器１８へ導
入される電圧が入力信号よりも小さい場合には、負の出
力信号を発生する。デコーダ２２は、二つの隣接する比
較器の一方からの電圧が正であり且つこれら二つの隣接
する比較器の他方からの電圧が負であるような抵抗要素
１０に沿っての位置を決定する。次いで、そのデコーダ
は、抵抗要素１０に沿ってのこの位置における電圧を、
出力端子２４において対応するデジタル値へ変換する。

上述した変換器はある顕著な欠点を有している。

変換器に所望の精度を与えるために、かなりの数の端子
１４が抵抗要素１０に沿って離隔した間隔で設けねばな
らない。例えば、１２個の二進ビットの分解能を与える
ためには、４０９５個の端子・１４と対応する数の比較
器１８とが設けられねばならない。理解される如く、こ
のことは最も最新の集積回路技術を持ってしても制限さ
れた空間内において達成することは容易なことではない
。

その結果、端子１４及び比較器１８の数を減少してそれ
と対応して分解能も減少させるか、又は抵抗要素１０の
ｊ法を増加させるかせねばならない。抵抗要素１０の」
法を増加することは、集積回路チップなどにおいて電気
的回路の寸法を減少させようとする長年の業界における
流れに対向するものであり又与えられたＩｊ法の集積回
路チップ上における密度を向上させた回路を提供すると
いう流れにも対向するものである。

第２図は、第１図に示したものと同様なアナログ・デジ
タル変換器を示している。第２図に示した変換器も従来
公知のものである。しかしながら、第２図における如く
端子３０は、第１図に示した従来例における抵抗要素３
２に沿って等間隔で配列されているものではない。即ち
、端子３０は、抵抗要素３２に沿って互いに対数的な間
隔を有している。このことは、連続する端子３２が互い
に対数関係を持った電圧を供給させている。

第２図において理解される如く、連続する端子３０の間
の間隔は、該端子上の電圧が減少すると共に、漸進的に
減少する。従って、端子３０はかなり密接することとな
り、低電圧において分別させることは困難となる。この
ことは、抵抗要素３２上に設けることが可能な端子の数
を１，１１限することとなり、従って第２図に示した変
換器によって与えられる分解能を制限することとなる。

第３図は、本発明に基づいて構成されたアナログ・デジ
タル変換器４０の一実施例を示している。

この実施例においては、部材乃至は基板４２が適宜の電
気的絶縁性物質から構成されている。適宜の電気的絶縁
性物質から形成されている薄膜４４が部材４２の一表面
上に配設されている。好適には、薄膜４４は矩形形状を
しており、且つ該薄膜上の異なった位置において単位面
積当り実質的に一打な電気的固有抵抗を有している。薄
膜４４は、拡散、半導体基板内への不純物のイオン注入
、又は部材４２上への金属又は半導体物質の蒸首などの
公知の技術によって形成することがＩｌｌ能である。

この蒸ムは、エバポレーション、スパッタリング、又は
ＣＶＤなどによって実施することが可能である。

該部材の上端部と右側側端部との間の接続部において部
材４２上に突起４６を設けることが＋ｉ１能であり、こ
の突起上に薄＠４４を設けることがＩｌｌ能である。薄
膜４４の左側端部に沿って薄膜４４上に極めて導電性の
ストリップ乃至は細条片４８が設けられている。例えば
バッテリー５０などからの直流電圧が、突起４６の位置
における薄膜４４と導電性ストリップ４８との間に印加
される。

端子５２が該薄膜の右側端部に沿って等間隔で配設され
ている。端子５２は比較器５４の第一入力端子へ接続さ
れている。比較器５４の第二入力端子は、ライン５６上
の入力端子を受取る。比較器５４からの出力はデコーダ
５８へ印加される。比較器５４、ライン５６、デコーダ
５８は、それぞれ、第１図における比較器１８と、ライ
ン２０と、デコーダ２２とに対応している。

薄膜４４の右側端部に沿って端子５２が等間隔で離隔配
置されているが、これら連続する即ち引き続く端子にお
いて発生される電圧の大きさは、これら端子の位置に関
して互いに対数関係を合している。このことは、第８図
から理解することが可能であり、そこにおいては、引き
続く端子５２ａ、５２ｂ、５２ｃの間の実効直列抵抗は
、それそれ、６０ａ及び６Ｄｂにおいて表わされており
、ｄつ導電性ストリップ４８と端子５２ａ、５２ｂ。

５２ｃとの間の実効シャント抵抗は、それぞれ、６２ａ
、６２ｂ、６２ｃで表わされている。端子５２ａ及び５
２ｂと端子５２ｂ及び５２ｃとの間の実効直列抵抗６０
ａ及び６０ｂは、等しい値を有しており、且つ抵抗６２
ａ、６２ｂ、６２ｃも等しい値を資している（但し、抵
抗６０ａ及び６０　ｂの値とは異なっている）。その結
果、抵抗６２ｂの実効値と実効抵抗６２ｂ及び６０ａの
値の和との間の比は、実効抵抗６２ｃの値と実効抵抗６
２ｃ及び６０ｂの値の和との間の比と同一である。この
ことは、次式の如くに表わすことがある。

６２　ｂ　＋　６０　ａ　　　　　　６２　ｃ　＋　６
０　ｂ上式で示される一定の比は、端子５２上の電圧が
、端子５２が等間隔で離隔されていたとしても、その端
子の位置に関して対数関係を有するということを確立し
ている。換言すると、その端子の位置に関して薄膜４４
の右側に沿っての電圧分布は、Ｖ−Ｖｏ　（ｅ−”　）
の関数と実質的に一致している。尚、「ａ」は、アスペ
クト比（薄膜４４の高さに対する幅の比）に関連する減
衰係数てあり、Ｘは突起４６からの薄膜の下端部に沿っ
ての距離であり、Ｖｏは第３図における突起４６へ印加
される電圧であり、且つＶは第３図における端子５２の
個々のものにおける電圧である。この対数関係は、この
方程式を微分することによってΩｏｇＶ−（ｌ　ｏｇＶ
、−ａｘを得ることによって理解することが可能である
。

本発明の一実施例においては、薄膜４４は、約５対１の
長さ対幅を持った矩形状のドープしたポリシリコン膜を
構成することが可能である。その固有抵抗は、１００Ω
／口の程度とすること力面■能である。電源５０からの
電圧は、４ｖの程度とすることが可能である。薄膜４４
の右側端部に沿って２３５個の端子５２を等間隔で離隔
させて配置することが可能である。引き続く即ち連続す
る端子５２における電圧の間の比は、１．０３対１とな
る。第３図における端子５２の最上端と最ド端との間の
電圧比は、約２０００対１である。

注意すべきことであるが、上に説明し且つ第３図に示し
た変換器の対数特性は、薄膜４４の固有抵抗における段
階的な変化によって影響を受けることはない。この杵な
段階的な変化は、支持部材上に薄膜を形成するプロセス
期間中に、薄膜４４内に誘起される勾配から発生する場
合がある。この対数特性は、この段階的な変化によって
影響を受けることはない。なぜならば、上述した如き固
有抵抗の比は、薄膜４４の固有抵抗におけるこの様な段
階的な変化があっても実質的に一定のままであるからで
ある。従って、上述した如き固有抵抗の比は、より高い
オーダーの効果によってのみ影響を受ける。対照的に、
線形特性を有する食換器の線形性は、薄膜４４の固有抵
抗における段階的変化によって直接的に影響される。上
述したのと同一の理由により、薄膜４４の対数特性は、
薄＠４４の温度における変化によって影響を受けろこと
はない。

所望により、バッテリー５０のＩＦ端子と突起４６との
間に抵抗６０を電気的に配設することが可能であり、且
つ抵抗６２を端子５２の最下部と端子４８との間に電気
的に配設することが可能である。これらの電圧は、薄膜
４４によって画定される抵抗ラダー、導体４８、端子５
２に対する実効的な終端を与えるために包含されている
。この様に、第３図に示した変換器におけるフリンジ効
果は最小とされる。

ある場合においては、薄膜４４のある区域に対して、端
子５２に沿っての電圧分布を指数的なものではなく線形
的なものとすることが有用な場合がある。特に、低電圧
の分布を指数的なものではなく線形的なものとすること
が望ましい場合がある。このことは、対数Ｏは定義され
ないので、低電圧に対して望ましいものである。更に、
電圧範囲の低い方の端部において端子５２の間隔の間か
り・ｌ数関係であることは望ましくない場合かある。

なぜならば、電圧レベル間の間隔が密接したものとなり
、いうまでもなく比較器の数が増加されるからである。

第４図に示した実施例は、電圧範囲の高い方の端部にお
いて端子７０における電圧及び端子７０の位置に関して
対数関係を与えており、１つ電圧範囲の低い方の端部に
おいて端子における電圧及び端子の位置に関して線形関
係を与えている。第４ａ図に示した実施例においては、
高い導電性のストリップ７１（第３図における導電性ス
トリップ４８に対応）が薄膜７２の上部及び底部との間
の距離の一部に沿って設けられている。導電性ストリッ
プ７０の距離は、薄ＩＩ！７２力軸・１数変換をＩｊえ
るべく作用する距離に対応している。更に、導電性スト
リップ７４は、この薄膜の底端部における薄膜７２上に
設けることちり能である。

第６図に示される如く、引き続く即ち連続する端子７０
の位置に関する対数関係を有する電圧は、導電性ストリ
ップ７１の位置決めにχ・Ｉ応する薄膜７２の部分の上
のこれらの引き続く端子において発生される。このこと
は、第６図において、７６で示されている。導電性スト
リップ７０下側の薄膜７２の部分において、引き続く即
ち連続する端子に関する線形関係を持った電圧が薄膜の
これらの引き続く端子において発生される。このことは
、第４図における薄膜の底端部における薄膜上の導電性
ストリップ７４の配置から発生する。電圧範囲の低い方
の端部において引き続く端子における電圧の線形関係は
第６図において７８で示しである。

第４ｂ図に示した実施例は、第４ａ図に示した実施例と
同一の結果を与えるものであるか、幾分界なった対応で
ある。第４ｂ図に示した実施例は、第３図に示した実施
例と実質的に同一である。しかしながら、端子８２は、
薄膜８４の底部表面に沿って等間隔で離隔されている。

その結果、薄膜８４の側端部に沿っての引き続く端子５
２の位置に関する対数関係を有する電圧はこれら引き続
く端子において与えられる。しかしながら、薄膜の底部
表面に沿っての引き続く端子８２の位置に関して線形関
係を持った電圧はこれら引き続く端子において与えられ
る。

対数特性を持つべく本発明に基づいてもが成された変換
器は処理勾配によってほんの僅かに影響を受ける場合が
あるものであるが、第３図における端子５２の如き端子
の引き続くものにおいて対数特性においていまだにエラ
ーがある場合がある。

例えば、エラーは、′−１４導体物質における小さな局
所的な欠陥や、端子５２の配置におけるリソグラフィエ
ラーの結果として薄膜４４の特性における歪や、端子５
２を製造するためのプロセスからの影響などから発生す
る場合がある。その結果、変換器の最終的テストの時に
おいて変換器を較正するか、又は変換器が動作されるた
び毎に較正を行なうことが望ましい場合がある。

第５図は、第４図に示した如き変換器を較１１（キャリ
ブレーション）を行なうための方式を示している。第５
図において、例えばバッテリー８０及び８２などの直流
電源が直列して接続されている。バッテリー８０の正端
子がスイッチ８４の第一静止端子と接続されている。ス
イッチ８４の可動アームからコンデンサ８６の一方の端
子へ接続がなされており、コンデンサ８６の他方の端子
−はバッテリー８０の負端子と接続されている。抵抗８
８が、スイッチ８４の第二静止端子とバッテリー８０の
負端子との間に接続されている。

実質的に一定な電流を供給する電源９０が、スイッチ８
６の第二静Ｉ（一端子とバッテリー８２の負端子との間
に接続されている。スイッチ８４の第二静止端子上の電
圧は、第５図におけるスイッチ９２の一方の静止端子へ
導入される。スイッチ９２の第二静止端子は、ライン９
２上の入力信号を受取る。スイッチ９２の可動アームは
、第３図におけるライン５６に対応するラインへ接続さ
れている。

スイッチ８４のｕＪ動アームは、該スイッチの左側静Ｉ
Ｌ端子と係合すると、容量８６はバッテリー８０によっ
て、バッテリー８０を横断する電圧と等しい電圧へ充電
される。スイッチ８４の可動アームがスイッチ８４の右
側静止端子と係合すると、容量８６は抵抗８８を介して
放電する。容量８６が放電する場合に、それは、第６図
に示した曲線の部分７６に対応する指数的に減衰する電
圧を発生する。

スイッチ９２の可動アームが第５図における下側静市端
子と係合する場合には、容量Ｂ６を横断して存在する減
衰電圧が、第４図における端子７０上の電圧と比較する
ために、第３図におけるライン５６に対応するラインへ
導入される。容量８６をｔｉ断しての電圧が減衰する場
合に、それは端子７０の漸進するものの上の電圧と整合
する。従って、この様な整合電圧か発生する毎に、デコ
ダ５８によって出力信号が発生される。この出力電圧は
、第７図において９６で示した如く、漸進的な増分ステ
ップ毎に減少する。

対数特性においてエラーを発生するような逸れが薄膜４
４内にない場合には、第７図における曲線９６における
ステップの各々は等しい時間増分を有する。しかしなが
ら、薄膜４４が対数特性においてエラーを発生する場合
には、それは第７図における等しい時間増分からの逸れ
を発生させる。

第７図に示した曲線における増分の位置は、薄膜４４内
においてエラーが発見された位置を表わしている。第７
図に示した曲線における等しい時間増分からの逸れは、
各この様なエラーの範囲を表わしている。次いて、真の
対数関係が第４図に示した変換器によって与えられるよ
うに、これらのエラーに対して補償を行なうべくマイク
ロプロセサ（不図示）をプログラムさせることが可能で
ある。

第５図に示した回路も、第６図に示した曲線の線形部分
７８を較正するべく動作することがＩＩＪ能である。容
量８６が第６図に示した曲線の部分７６と７８の間の接
続部における電圧レヘルに対応する電圧レベルへ放電す
ると、第５図における一定電流装置９０か、動作して該
容量を更に放電させる。この一定電流装置は、電界効果
トランジスタとすることが可能であるが、それに電圧が
印加された場合に一定の電流を供給する従来公知のその
他の任意の装置を使用することも可能である。

一定電流装置９８を介して容量８６が放電をする場合、
該容量を横断しての減衰電圧は、第４図における端子７
０上の電圧と比較するために、第３図におけるライン５
６に対応するラインへ導入される。従って、容量８６か
らの電圧か端子７０の一つの上の電圧と整合する毎に、
デコーダによって出力電圧が発生される。この整合する
電圧の発生する時に、この様な端子上の電圧のキャリブ
レーション即ち較正を与える。

本発明を構成する装置は重要な利点を有している。本発
明の一実施例においては、複数個の均等に離隔配置した
端子から位置に対しての対数関係を有する電圧が供給さ
れる。別の実施例においては、部材の第一部分における
第一複数個の均等して離隔配置した端子において対数関
係を具備する電圧が供給されＩＬつ該部材の第二部分に
おける第二複数個の均等して離隔配置した端Ｔにおいて
線形関係を持った電圧が供給される。好適には、第一複
数個の端子からの電圧は比較的高い大きさを有しており
、且つ該第二複数個の端子からの電圧は比較的低い大き
さを有している。

本発明を構成する装置は、部材上に実質的に一様な抵抗
性を有する膜を形成しＬｌつ該部ネイへ特定の態様で電
圧を印加することによって比較的簡単な態様で形成する
ことが可能である。この様な部＋４からの出力は、該部
材上の異なった位置における薄膜の固有抵抗における変
化から実質的に独立している。なぜならば、その様な変
化は、薄膜上の引き続く即ち連続する位置において実質
的に一様な態様で漸進的に発生ずることが一般的だから
である。この様な８１Ｓ材からの出力も、温度変動から
独立的である。

本発明を構成する装置は、更に、対数関係及び線形関係
を表わすために異なった端子において発生される重用を
較正するシステムを包含している。

この様に、該システムは、これらの端子において、対数
関係及び線形関係か１）の逸れを決定することが可能で
ある。次いて、異なった端子においてこの様な電圧の逸
れを補償すべくマイクロプロセサをプログラドすること
が可能である。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は線形関係でアナログ電圧を対応するデジタル出
力へ変換するための従来技術における装置を示した概略
図、第２図は対数関係でアナログ電圧を対応するデジタ
ル出力へ変換するための従来技術における装置を示した
概略図、第３図は対数関係でアナログ電圧を対応するデ
ジタル出力へ変換するための本発明の一実施例に基づい
て構成された装置を示した概略図、第４ａ図は高いアナ
ログ値に対しては対数関係で又低いアナログ値に対して
は線形関係でアナログ電圧を対応するデジタル電圧へ変
換するための本発明の一実施例に基づいて構成された装
置を示した概略図、第４ｂ図は第４ａ図に関して上に説
明した如き同一の関係に対しての別の実施例を示した概
略図、第５図は第４図に示した変換器を較正するための
回路を示した概略図、第６図は第４図に示した変換器内
に設けられている部材における異なった位置で発生され
るアナログ電圧の大きさを示した曲線を示すグラフ図、
第７図は第４図の変換器における引き続く端子において
発生される電圧とこの様な電圧を発生する時間との間の
関係を示した曲線を示すグラフ図、第８図は未知の入力
端子の大きさをデジタル形式で表わすために第３図に示
した変換器を包含する装置を示した概略図、である。 （符号の説明） １０：抵抗要素 １２：バッテリー １４：端子 １６：リード １８：比較器 ２２：デコーダ ３０：端子 ３２：抵抗要素 ４０：アナログ・デジタル変換器 ４２：部材 ４４：薄膜 ４６：突起 ４８：導電性ストリップ ５０：バッテリ ５２：端子 ５４：比較器

Claims (1)

1. 【特許請求の範囲】 １、アナログ・デジタル変換器において、１表面上に電
   気的絶縁性物質を具備しており第一及び第二側端部及び
   上端部及び底端部によって画定されている部材、前記部
   材の前記第一側端部に沿って前記絶縁性物質上に基準電
   圧を供給する手段、前記絶縁性物質の前記上端部及び第
   二側端部の間の接続部において前記絶縁性物質上に付勢
   電圧を供給する手段、前記絶縁性物質の前記第二側端部
   に沿った漸進的位置において出力電圧を得る手段、を有
   することを特徴とするアナログ・デジタル変換器。 ２、特許請求の範囲第１項において、更に、入力電圧を
   供給する手段、前記入力電圧の表示を与えるために前記
   絶縁性物質の前記第二側端部に沿った前記漸進的位置に
   おける出力電圧と前記入力電圧とを比較する手段、を有
   することを特徴とするアナログ・デジタル変換器。 ３、特許請求の範囲第２項において、前記絶縁性物質の
   前記第二側端部における前記漸進的位置は、実質的に等
   間隔であり、この様な引き続く端子の位置に関して漸進
   的位置における電圧において対数関係を与えていること
   を特徴とするアナログ・デジタル変換器。 ４、特許請求の範囲第３項において、前記基準電圧が電
   気的接地であり且つ前記付勢電圧が特定の大きさを有す
   る電圧であることを特徴とするデジタル・アナログ変換
   器。 ５、第一及び第二の反対端部を有しており且つ上端部及
   び底端部を有する実質的に平坦な部材、前記平坦な部材
   の表面上に配設されている電気的抵抗性要素、前記抵抗
   性要素の前記側端部の一方に沿った等間隔位置における
   複数個の端子、この様な引き続く端子の位置に関して前
   記抵抗性要素の側端部に沿った引き続く端子において対
   数関係を持った大きさの電圧を得るために付勢電圧を前
   記抵抗性要素へ付与する手段、を有することを特徴とす
   るアナログ・デジタル変換器。 ６、特許請求の範囲第５項において、前記抵抗性要素が
   、前記部材上に電気的抵抗性物質からなる薄い実質的に
   一様な層を構成していることを特徴とするデジタル・ア
   ナログ変換器。 ７、特許請求の範囲第６項において、更に、第一及び第
   二入力端子を具備する複数個の比較器、前記比較器の各
   々の第一入力端子へ入力信号を付与する手段、前記比較
   器の個々の一つの第二入力端子へ前記抵抗性物質上の各
   端子からの電圧を付与する手段、前記比較器の出力端か
   らの入力電圧を決定する手段、を有することを特徴とす
   るデジタル・アナログ変換器。 ８、特許請求の範囲第７項において、前記電圧付与手段
   が、前記抵抗性要素の前記側端部上の前記端子と相対的
   な特定の位置において前記抵抗性要素へ付勢電圧を付与
   することを特徴とするデジタル・アナログ変換器。 ９、特許請求の範囲第５項において、更に、前記端子を
   具備する側端部と反対側の前記抵抗性要素の側端部へ基
   準電圧を付与する手段を有することを特徴とするデジタ
   ル・アナログ変換器。 １０、特許請求の範囲第８項において、更に、前記端子
   を具備する側端部と反対側の前記抵抗性要素の側端部へ
   接地電圧を付与する手段、を有しており、前記付勢電圧
   が前記端子を具備する前記抵抗性要素の側端部に隣接す
   る抵抗性要素の角部へ付与されることを特徴とするデジ
   タル、アナログ変換器。 １１、電気的抵抗性表面を具備しており且つ第一及び第
   二反対側端部を具備すると共に上端部及び底端部を具備
   する部材、互いに等間隔で前記電気的抵抗性表面の前記
   第一側端部に配設されている複数個の端子、前記電気的
   抵抗性表面と関連しており前記複数個の第一の引き続く
   端子においてこの様な引き続く端子の位置に関し対数関
   係を持った電圧を発生させる手段、前記電気的抵抗性表
   面と関連しており前記複数個の内の第二の引き続く端子
   においてこの様な第二の引き続く端子の位置に関して線
   形関係を持った電圧を発生させる手段、を有しており、
   前記部材上の前記第二の引き続く端子が前記電気的抵抗
   性表面上の前記第一の引き続く端子から変位されている
   ことを特徴とするデジタル・アナログ変換器。 １２、特許請求の範囲第１１項において、更に、前記第
   一の引き続く端子の反対側の位置において前記電気的抵
   抗性表面の前記第二の側端部へ基準電圧を付与する手段
   、を有しており、前記第二の引き続く端子が前記第一の
   引き続く端子及び前記基準電圧手段から変位されている
   ことを特徴とするデジタル・アナログ変換器。 １３、特許請求の範囲第１２項において、更に、前記第
   二の引き続く端子に近接して前記電気的抵抗性表面の前
   記上端部及び底端部の特定の一つへ前記基準電圧を付与
   する手段、を有することを特徴とするデジタル・アナロ
   グ変換器。 １４、特許請求の範囲第１２項において、前記基準電圧
   手段が前記電気的抵抗性表面の前記第二側端部の長さに
   沿って延在しており、前記第二の引き続く端子が前記電
   気的抵抗性表面の前記上端部及び底端部の特定の一つに
   配設されていることを特徴とするデジタル・アナログ変
   換器。 １５、特許請求の範囲第１２項において、更に、前記抵
   抗性表面の前記第一側端部と前記上端部及び底端部の他
   方との間における接続部において前記電気的抵抗性表面
   へ付勢電圧を付与する手段、を有することを特徴とする
   デジタル・アナログ変換器。 １６、特許請求の範囲第１３項において、前記部材上の
   前記電気的抵抗性表面が、この様な表面上の異なった位
   置において実質的に一定の特性を持った薄膜の形態をし
   ていることを特徴とするアナログ・デジタル変換器。 １７、第一及び第二の側端部と上端部及び底端部によっ
   て画定されている平坦部材、前記部材上に実質的に一様
   に配設されている電気的に抵抗性物質からなる薄膜、互
   いに等間隔で離隔されて前記部材の前記第一側端部にお
   いて前記部材上に配設されており且つ前記電気的抵抗性
   物質からなる前記薄膜と電気的に連結している複数個の
   端子、この様な引き続く端子の位置に関して対数関係を
   持った電圧をこれら引き続く端子上に発生させるような
   関係で前記電気的抵抗性物質からなる前記薄膜へ電圧差
   を付与する手段、を有することを特徴とするアナログ・
   デジタル変換器。 １８、特許請求の範囲第１７項において、更に、前記引
   き続く端子と関連しており前記電気的導電性物質からな
   る前記薄膜へ印加される電圧差によってこれらの端子上
   に発生される電圧を較正するための手段を有することを
   特徴とするアナログ・デジタル変換器。 １９、特許請求の範囲第１７項において、前記電圧差付
   与手段が、前記電圧差を、前記薄膜の側端部の一方と前
   記薄膜の他方の側端部の前記薄膜の上端部及び底端部の
   一方との接続部との間に付与することを特徴とするアナ
   ログ・デジタル変換器。 ２０、特許請求の範囲第１７項において、更に、入力電
   圧を供給する手段、各々が前記入力電圧供給手段へ接続
   されており且つ前記入力電圧の値の表示を与える上で他
   の比較器と共働するために引き続く端子の個々の一つへ
   接続されている複数個の比較器、を有することを特徴と
   するアナログ・デジタル変換器。 ２１、特許請求の範囲第１９項において、前記薄膜の前
   記第二の側端部が基準電圧を受取り、且つ前記薄膜の前
   記第一の側端部と前記薄膜の前記上端部との間の接続部
   において前記薄膜へ付勢電圧を付与する手段が設けられ
   ていることを特徴とするアナログ・デジタル変換器。 ２２、第一及び第二の側端部と上端部及び底端部とによ
   って画定されている平坦部材、前記部材上に実質的に一
   様に配設されている電気的抵抗性物質からなる薄膜、互
   いに等間隔で離隔されており且つ前記電気的抵抗性物質
   からなる前記薄膜と電気的に連通しており前記部材の前
   記第一の側端部において前記薄膜上に配設されている第
   一複数個の端子、この様な第一の連続する端子の位置に
   関して第一の引き続く端子において電圧の対数関係を得
   るために前記薄膜の前記第一及び第二の側端部の間に電
   圧を印加する手段、第二の引き続く端子の位置に関して
   第二の引き続く端子において電圧の線形関係を得るため
   に前記第一の引き続く端子と相対的に前記薄膜上に設け
   られている第二の引き続く端子、を有することを特徴と
   するアナログ・デジタル変換器。 ２３、特許請求の範囲第２２項において、前記薄膜上の
   前記第一の引き続く端子が、前記薄膜上の前記第二の引
   き続く端子よりも一層高い電圧を与えることを特徴とす
   るアナログ・デジタル変換器。 ２４、特許請求の範囲第２３項において、前記薄膜の前
   記第二の側端部が前記薄膜の第一部分において接地され
   ており、且つ前記第二の引き続く端子に最も近い前記薄
   膜の前記上端部及び底端部の特定の一つが接地されてお
   り、且つ前記第一及び第二の引き続く端子が前記薄膜の
   前記第一の側端部上の漸進位置において配設されている
   ことを特徴とするアナログ・デジタル変換器。 ２５、特許請求の範囲第２４項において、更に、前記薄
   膜の前記第一の側端部と前記第一の引き続く端子に最も
   近い前記薄膜の上端部と底端部の特定の一方との間の接
   続部において前記薄膜へ付勢電圧を付与する手段、を有
   することを特徴とするデジタル・アナログ変換器。 ２６、特許請求の範囲第２５項において、前記薄膜の前
   記第二の側端部が前記第二の側端部に沿って接地されて
   おり、且つ前記第二の引き続く端子が前記上端部及び底
   端部の他方のものに沿った漸進位置において配設されて
   いることを特徴とするアナログ・デジタル変換器。 ２７、特許請求の範囲第２３項において、更に、入力電
   圧を供給する手段、各々が前記入力電圧に応答し且つ前
   記入力電圧の大きさの表示を与える上で他の比較器と共
   働するために前記複数個の端子の個々の一つにおいて前
   記電圧に応答する複数個の比較器、を有することを特徴
   とするアナログ・デジタル変換器。 ２８、薄い抵抗性の膜を具備しており且つ前記膜の一端
   部に沿って互いに等間隔で離隔している複数個の端子を
   具備する部材、この様な引き続く端子の位置に関して前
   記複数個の引き続く端子における電圧の対数的漸進を得
   るために前記薄い膜へ電圧を付与する手段、この様な電
   圧の前記対数漸進からのそれを決定するために前記引き
   続く端子において発生される電圧を較正する手段、を有
   することを特徴とするアナログ・デジタル変換器を較正
   する装置。 ２９、特許請求の範囲第２８項において、前記較正手段
   が、容量と、前記容量を充電する手段と、前記容量の放
   電を与える手段と、各々が前記端子の個々の一つの上に
   おける電圧及び前記容量からの電圧に応答しこの様な引
   き続く端子の位置に関する引き続く端子における電圧の
   対数漸進からの逸れの決定を与えるための複数個の比較
   器、を有することを特徴とするアナログ・デジタル比較
   器を較正する装置。 ３０、特許請求の範囲第２９項において、第一動作状態
   と第二動作状態とを持ったスイッチング手段、を有して
   おり、前記容量充電手段が前記スイッチング手段の第一
   動作状態で前記容量を充電すべく動作可能であり、前記
   容量放電手段が前記スイッチング手段の前記第二動作状
   態で前記容量を放電すべく動作可能であることを特徴と
   するアナログ・デジタル変換器の較正装置。 ３１、特許請求の範囲第３０項において、前記端子が前
   記薄い膜の一方の端部に沿って等間隔で離隔しており、
   前記薄い膜の前記反対の端部は基準電圧を受取り、前記
   薄い膜の一端部と前記薄い膜の第一及び第二の端部の間
   に延在する第二の端部との間における前記薄い膜上の接
   続部へ付勢電圧を付与する手段が設けられていることを
   特徴とするアナログ・デジタル変換器を較正する装置。 ３２、アナログ・デジタル変換器を較正する装置におい
   て、第一及び第二の反対側に設けられた側端部を持って
   おり且つ上端部及び底端部を持っており１表面上に実質
   的に一様な薄い抵抗性の膜を持っており且つ前記膜の前
   記第一の側端部に沿って互いに等間隔で離隔された複数
   個の電気的端子を持っている部材、引き続く端子の位置
   に関して前記薄い膜における引き続く端子において電圧
   の対数関係を得るために前記薄い膜の上端部と底端部と
   の間において前記薄い膜に沿って前記薄い膜の第一及び
   第二の側端部の間に電圧を付与する手段、前記対数関係
   からの逸れを決定するために前記複数個の引き続く端子
   において前記薄い膜上の電圧を較正する手段、尚他の端
   子はこの様な他の端子の位置に関してこの様な他の端子
   における電圧の線形関係を得るために前記薄い膜上に配
   設されており、これら他の端子の位置に関しこれら他の
   端子上の電圧の線形関係からのずれを決定するために前
   記薄い膜上の前記他の端子上の電圧を較正する手段、を
   有することを特徴とするアナログ・デジタル変換器を較
   正する装置。 ３３、特許請求の範囲第３２項において、前記対数関係
   を較正する手段が、容量と、第一特定時間において前記
   容量内に電荷を供給する手段と、前記第一特定時間とは
   異なった第二特定時間において前記容量の放電を与える
   手段と、前記薄い膜上の引き続く端子上の電圧を較正す
   るために前記第二の特定時間において前記薄い膜上の引
   き続く端子上の電圧を前記容量における電圧と比較する
   ための手段とを有することを特徴とするアナログ・デジ
   タル変換器を較正する装置。 ３４、特許請求の範囲第３３項において、前記線形関係
   に対する較正手段が、前記対数関係を較正する手段を具
   備すると共に更に実質的に一定な電流の電流源を具備す
   ることを特徴とするアナログ・デジタル変換器を較正す
   る装置。 ３５、特許請求の範囲第３４項において、他方の端子が
   前記薄い膜上の引き続く端子から第一の側端部に沿って
   配設された位置において前記薄い膜の第一の側端部上に
   配設されていることを特徴とするアナログ・デジタル変
   換器を較正する装置。 ３６、特許請求の範囲第３４項において、前記他方の端
   子が前記薄い膜の上端部及び底端部の特定の一方に沿っ
   て漸進位置において配設されていることを特徴とするア
   ナログ・デジタル変換器を較正する装置。