CN114935691A - 一种薄膜电阻测量结构及测量方法 - Google Patents
一种薄膜电阻测量结构及测量方法 Download PDFInfo
- Publication number
- CN114935691A CN114935691A CN202210855765.8A CN202210855765A CN114935691A CN 114935691 A CN114935691 A CN 114935691A CN 202210855765 A CN202210855765 A CN 202210855765A CN 114935691 A CN114935691 A CN 114935691A
- Authority
- CN
- China
- Prior art keywords
- resistance
- thin film
- resistor
- measuring
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种薄膜电阻测量结构及测量方法包括:寄生电阻测量模块及旁路电阻测量模块,寄生电阻测量模块包括M个寄生电阻测量单元,用于测量寄生电阻与薄膜电阻阻值,同一端的测试点彼此电连接;每个测试点设置有对应的金属层;旁路电阻测量模块包括N个旁路电阻测量单元,用于从寄生电阻中减去探针的接触电阻及薄膜电阻的影响,计算得到旁路电阻阻值,同一端的测试点共用一个金属层。结构简单,测量步骤简约,不需要探针台、半导体参数仪等设备进行辅助。不需要在多个位置进行多次测量并进行数据分析,得到的薄膜电阻阻值准确,测量结构及测量方法适用环境广泛。
Description
技术领域
本发明涉及检测与表征技术应用领域,特别是涉及一种薄膜电阻测量结构及测量方法。
背景技术
硅基集成薄膜电阻是许多模拟集成电路重要的元件,如有源滤波器、电阻型数模转换器、带隙基准电路和仪表放大器。集成电阻的电学特性强烈影响这些模拟电路的性能,如工艺波动、温度系数、电压系数等。为了促进集成电阻的电学特性,许多技术被提出,如专用的匹配的版图技术。但是这些技术对集成电阻整体电学性能的提升有限。为此,铬硅(CrSi)、和镍铬(NiCr)等被用于制备薄膜电阻,以求实现低温度系数。然而,除了薄膜电阻本身外,金属接触以及测试点也将影响电阻的阻值。因此精确测量不同电阻的阻值成为对其建模的关键。近年来,随着电子信息技术的快速发展,A/D(analog/digital,模数转换)、D/A(digital/analog,数模转换)转换电路及其它线性或非线性电路的发展日新月异,其中以薄膜电阻网络为核心的高精度运算放大器和高精度的A/D、D/A转换电路是必不可少的。为了提高ADC(analog to digital converter)和DAC(digital to analog converter)的精度和分辨率,薄膜电阻的性能也必须有相应的提高。
DAC和ADC精度和分辨率的高低主要取决于器件内部的电阻网络,DAC和ADC转换器件一般多选用R-2R(R为标准电阻,2R为标准电阻的2倍值)梯形电阻网络。电阻网络性能的分析研究和制作,一直是模拟器件研制和生产的关键技术。高精密薄膜电阻由于具有高电阻率、低电阻温度系数、高稳定性、无寄生效应和低噪音等优良特性,在航空、国防以及电子计算机、通讯仪器、电子交换机等高新领域有了越来越广泛的应用。
目前,测量不规则薄膜电阻的方法主要有两种:一种是圆片级四探针法测量,该方法可以提供比较准确的电阻测量,而操作比较繁琐,需要探针台、半导体参数仪等设备进行辅助;另一种是范德堡测量方法,该方法在实际应用中通常采用大希腊十字结构来测量电阻,而为了抵消测量仪器的测量失调,需要施加正反电流在多个位置进行多次测量并进行数据分析。以上两种方法通常用于测量不规则薄膜电阻在直流工作环境下电阻值。然而在中高频、射频工作环境下,电阻值与工作频率有关,所以当要求较为精确时,不规则薄膜电阻在直流环境下测量的电阻值并不适用于中高频、射频环境。因此,迫切需要开发出一种新的薄膜电阻测量结构及测量方法。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种薄膜电阻测量结构及测量方法,用于解决现有技术中薄膜电阻的测量操作繁琐、测量电阻值容易受到工作频率的干扰从而导致误差过大的问题。
为实现上述目的及其他相关目的,本发明提供一种薄膜电阻测量结构,所述薄膜电阻测量结构至少包括:寄生电阻测量模块及旁路电阻测量模块,其中:
所述寄生电阻测量模块包括M个寄生电阻测量单元,用于测量寄生电阻与薄膜电阻阻值,其中,第i个所述寄生电阻测量单元设置有i对测试点及一个薄膜电阻,当i大于等于2时,同一端的测试点彼此电连接;每个测试点设置有对应的金属层;同一端的测试点通过金属层与所述薄膜电阻对应端的电极电连接,其中,M为大于等于2的自然数,i为大于等于1且小于等于M的自然数;
所述旁路电阻测量模块包括N个旁路电阻测量单元,用于从寄生电阻中减去探针的接触电阻及薄膜电阻的影响,计算得到旁路电阻阻值,其中,第j个所述旁路电阻测量单元设置有j对测试点及一个薄膜电阻,当j大于等于2时,同一端的测试点彼此电连接、共用一个金属层以及通过金属层与所述薄膜电阻对应端的电极电连接,其中,N为大于等于2的自然数,j为大于等于1且小于等于N的自然数。
可选地,所述寄生电阻测量单元与所述旁路电阻测量单元均包括:衬底、所述薄膜电阻、所述金属层及所述测试点,其中,所述薄膜电阻设置于所述衬底的上方;所述金属层设置于所述薄膜电阻的上方;所述测试点设置于所述金属层的上方。
可选地,所述衬底的投影与所述薄膜电阻的投影重叠,所述衬底为硅衬底或碳化硅衬底或硅锗衬底。
可选地,所述衬底与所述薄膜电阻的形状均为矩形。
可选地,所述金属层的材料为铝或铜或银;所述测试点的材料为钨或钨合金或钼。
可选地,当i大于2时,每对测试点的连线均与所述衬底的边缘平行,同一端的测试点彼此间距相等。
可选地,当j大于2时,每对测试点的连线均与所述衬底的边缘平行,同一端的测试点彼此间距相等。
本发明提供一种薄膜电阻测量方法,基于所述薄膜电阻测量结构实现,所述薄膜电阻测量方法至少包括:
选择所述寄生电阻测量模块与所述旁路电阻测量模块中至少一个或组合,测量从探针至薄膜电阻的链条上各部分阻值,计算得到薄膜电阻、寄生电阻及旁路电阻的阻值;
其中,寄生电阻包括探针接触电阻、测试点电阻、电极电阻、电极与薄膜电阻的接触电阻;旁路电阻包括测试点电阻、电极电阻、电极与薄膜电阻的接触电阻。
可选地,选择任意两个所述寄生电阻测量单元进行测量,将得到的值进行做差运算得到寄生电阻阻值,基于所述寄生电阻阻值计算得到薄膜电阻阻值;选择任意两个旁路电阻测量单元进行测量,将得到的值进行做差运算得到所述薄膜电阻与旁路电阻阻值的和值,基于所述薄膜电阻阻值计算得到旁路电阻阻值。
如上所述,本发明的一种薄膜电阻测量结构及测量方法,具有以下有益效果:
1) 本发明的薄膜电阻测量结构及测量方法结构简单,测量步骤简约,不需要探针台、半导体参数仪等设备进行辅助。
2) 本发明的薄膜电阻测量结构及测量方法不需要在多个位置进行多次测量并进行数据分析,得到的薄膜电阻阻值准确,测量结构及测量方法适用环境广泛。
附图说明
图1显示为本发明的寄生电阻测量模块俯视示意图。
图2显示为本发明的旁路电阻测量模块俯视示意图。
图3显示为本发明的寄生电阻测量模块与旁路电阻测量模块的截面结构示意图。
图4显示为本发明的寄生电阻测量模块与旁路电阻测量模块的等效电路示意图。
附图标记说明
1-寄生电阻测量模块;11-寄生电阻测量单元;110-探针;111-测试点;112-金属层;113-薄膜电阻;114-衬底;2-旁路电阻测量模块;22-旁路电阻测量单元。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1至图4所示,本实施例提供一种薄膜电阻测量结构,所述薄膜电阻测量结构包括:寄生电阻测量模块1及旁路电阻测量模块2,其中:
如图1及图3所示,所述寄生电阻测量模块1包括M个寄生电阻测量单元11,用于测量寄生电阻与薄膜电阻阻值,其中,第i个所述寄生电阻测量单元11设置有i对测试点111及一个薄膜电阻113(测试点111及薄膜电阻113的位置关系如图3所示),当i大于等于2时,同一端的测试点111彼此电连接;每个测试点111设置有对应的金属层112(测试点111及金属层112的位置关系如图3所示);同一端的测试点111通过金属层112与所述薄膜电阻113对应端的电极电连接,其中,M为大于等于2的自然数,i为大于等于1且小于等于M的自然数。
具体地,作为示例,如图1及图3所示,所述寄生电阻测量单元11包括:衬底114、所述薄膜电阻113、所述金属层112及所述测试点111,其中,所述薄膜电阻113设置于所述衬底114的上方;所述金属层112设置于所述薄膜电阻113的上方;所述测试点111设置于所述金属层112的上方。更具体地,所述衬底114的投影与所述薄膜电阻113的投影重叠,所述衬底114为硅衬底或碳化硅衬底或硅锗衬底。更具体地,所述衬底114与所述薄膜电阻113的形状均为矩形,所述金属层的材料为铝或铜或银;所述测试点的材料为钨或钨合金或铪或钼。
需要说明的是,衬底(substrate)是由半导体单晶材料制造而成的晶圆片,衬底可以直接进入晶圆制造环节生产半导体器件,也可以进行外延工艺加工生产外延片。外延(epitaxy)是指在单晶衬底上生长一层新单晶的过程,新单晶可以与衬底为同一材料,也可以是不同材料,在本实施例中,在衬底114的基础上外延设置薄膜电阻113,通常情况下,衬底114使用硅基材料制成,包括硅衬底或碳化硅衬底或硅锗衬底,薄膜电阻113采用铬硅(CrSi)、和镍铬(NiCr)等低温度系数的材料,薄膜电阻113的形状需根据衬底114的形状进行设置,形状包括但不限于矩形,任意能够满足薄膜电阻测量的衬底形状均适用,不以本实施例为限。
需要说明的是,当所述金属层112的材料为铝时,铝是一种轻金属,导电性仅次于银、铜和金,铝的导电率为铜的2/3,密度只有铜的1/3,同时,铝表面的氧化膜不仅具有耐腐蚀的作用,而且具有一定的绝缘性;当所述金属层112的材料为铜时,铜的导电率强于铝,作为本实施例提供的寄生电阻测量模块1及旁路电阻测量模块2使用时,由探针产生的脉冲电流在铜上有更良好的导电率,同理,金属层112的材料为银或金,导电率更优,但成本增加。因此,金属层112的材料设置需考虑实际的使用场景。当测试点111的材料为钨时,钨具有硬度高,熔点高,常温下不受空气侵蚀;钨合金在电子、电光源工业、航天、铸造、武器等广泛应用,具有硬度高,耐高温的特点;钼为一种过渡金属元素,具有高强度、高熔点、耐腐蚀、耐磨研等优点,被广泛应用在电子管、晶体管、整流器等电子器件中。因此,金属层112和测试点111的设置需考虑实际的使用场景,任意能够满足薄膜电阻测量的设置均适用,不以本实施例为限。
具体地,作为示例,如图1所示,寄生电阻测量模块1中,当i大于2时,每对测试点111的连线均与所述衬底114的边缘平行,同一端的测试点111彼此间距相等。需要说明的是,同一端的测试点彼此间距相等,组成的连线与衬底114的边缘垂直,因此相邻两对测试点111组成矩形区域,相邻两个矩形区域的面积相等。
如图2及图3所示,所述旁路电阻测量模块2包括N个旁路电阻测量单元22,用于从寄生电阻中减去测量探针110的接触电阻及薄膜电阻113的影响,计算得到旁路电阻阻值,其中,第j个所述旁路电阻测量单元22设置有j对测试点111及一个薄膜电阻113(测试点111及薄膜电阻113的位置关系如图3所示),当j大于等于2时,同一端的测试点111彼此电连接、共用一个金属层112(测试点111及金属层112的位置关系如图3所示)以及通过金属层112与所述薄膜电阻113对应端的电极电连接,其中,N为大于等于2的自然数,j为大于等于1且小于等于N的自然数。
需要说明的是,旁路电阻测量单元22也包括衬底114、薄膜电阻113、金属测112及测试点111,具体属性均与寄生电阻测量单元11完全相同,在这里就不一一赘述。
需要进一步说明的是,同一端的测试点111共用一个金属层112,如图2及图3所示,从俯视的角度看,金属层112的纵向宽度可以和衬底114的纵向宽度相等,也可以长于或短于衬底114的纵向宽度,只要能满足同一端的测试点111共用一个金属层112,并能从寄生电阻中减去探针的接触电阻及薄膜电阻的影响计算得到旁路电阻阻值,任意金属层112的设置均适用,在这里就不一一赘述。
具体地,作为示例,如图2所示,旁路电阻测量模块2中,当j大于2时,每对测试点的连线均与所述衬底的边缘平行,同一端的测试点彼此间距相等。需要说明的是,同一端的测试点彼此间距相等,组成的连线与衬底114的边缘垂直,因此相邻两对测试点111组成矩形区域,相邻两个矩形区域的面积相等。
本实施例还提供一种薄膜电阻测量方法,基于所述薄膜电阻测量结构实现,所述薄膜电阻测量方法包括:
如图1及图2及图4所示,选择所述寄生电阻测量模块1与所述旁路电阻测量模块2中至少一个或组合,测量从探针至薄膜电阻的链条上各部分阻值,计算得到薄膜电阻、寄生电阻及旁路电阻的阻值,其中,寄生电阻包括探针接触电阻R1、测试点电阻R2、薄膜电阻的电极电阻R3、电极与薄膜电阻的接触电阻R4;旁路电阻包括测试点电阻R2、薄膜电阻的电极电阻R3、电极与薄膜电阻的接触电阻R4。
具体地,作为示例,如图1及图2及图4所示,选择任意两个所述寄生电阻测量单元11进行测量,将得到的值进行做差运算得到寄生电阻阻值,即R1+R2+R3+R4,基于所述寄生电阻阻值计算得到薄膜电阻113阻值,即R5;选择任意两个旁路电阻测量单元22进行测量,将得到的值进行做差运算得到所述薄膜电阻113与旁路电阻阻值的和值,基于所述薄膜电阻113阻值计算得到旁路电阻阻值,即R2+R3+R4。
选择第1个寄生电阻测量单元和第2个寄生电阻测量单元,探针110采用脉冲电流进行测量,将得到的值进行做差运算,由于第2个寄生电阻测量单元中同一端的测试点111彼此电连接,因此通过做差运算得到R1+R2+R3+R4的值,即寄生电阻阻值,再基于第1个寄生电阻测量单元的总阻值减去寄生电阻阻值得到薄膜电阻113阻值,即R5;需要说明的是,也可以选择第1个寄生电阻测量单元和第3个寄生电阻测量单元进行做差运算,得到寄生电阻阻值,任意选择哪两个寄生电阻测量单元进行寄生电阻阻值测量均适用,在这里就不一一赘述。
选择第1个旁路电阻测量单元和第2个旁路电阻测量单元,探针110采用脉冲电流进行测量,将得到的值进行做差运算,由于第2个旁路电阻测量单元中同一端的测试点111彼此电连接且共用一个金属层,因此通过做差运算得到薄膜电阻113与旁路电阻阻值的和值,即R2+R3+R4+R5的值,再基于薄膜电阻113的值R5,得到旁路电阻阻值,即R2+R3+R4的值。需要说明的是,任意选择哪两个路电阻测量单元进行旁路电阻阻值测量均适用,在这里就不一一赘述。
综上所述,本发明的一种薄膜电阻测量结构及测量方法包括:寄生电阻测量模块及旁路电阻测量模块,其中:所述寄生电阻测量模块包括M个寄生电阻测量单元,用于测量寄生电阻与薄膜电阻阻值,其中,第i个所述寄生电阻测量单元设置有i对测试点及一个薄膜电阻,当i大于等于2时,同一端的测试点彼此电连接;每个测试点设置有对应的金属层;同一端的测试点通过金属层与所述薄膜电阻对应端的电极电连接,其中,M为大于等于2的自然数,i为大于等于1且小于等于M的自然数;所述旁路电阻测量模块包括N个旁路电阻测量单元,用于从寄生电阻中减去探针的接触电阻及薄膜电阻的影响,计算得到旁路电阻阻值,其中,第j个所述旁路电阻测量单元设置有j对测试点及一个薄膜电阻,当j大于等于2时,同一端的测试点彼此电连接、共用一个金属层以及通过金属层与所述薄膜电阻对应端的电极电连接,其中,N为大于等于2的自然数,j为大于等于1且小于等于N的自然数。结构简单,测量步骤简约,不需要探针台、半导体参数仪等设备进行辅助。不需要在多个位置进行多次测量并进行数据分析,得到的薄膜电阻阻值准确,测量结构及测量方法适用环境广泛。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种薄膜电阻测量结构,其特征在于,所述薄膜电阻测量结构至少包括:寄生电阻测量模块及旁路电阻测量模块,其中:
所述寄生电阻测量模块包括M个寄生电阻测量单元,用于测量寄生电阻与薄膜电阻阻值,其中,第i个所述寄生电阻测量单元设置有i对测试点及一个薄膜电阻,当i大于等于2时,同一端的测试点彼此电连接;每个测试点设置有对应的金属层;同一端的测试点通过金属层与所述薄膜电阻对应端的电极电连接,其中,M为大于等于2的自然数,i为大于等于1且小于等于M的自然数;
所述旁路电阻测量模块包括N个旁路电阻测量单元,用于从寄生电阻中减去探针的接触电阻及薄膜电阻的影响,计算得到旁路电阻阻值,其中,第j个所述旁路电阻测量单元设置有j对测试点及一个薄膜电阻,当j大于等于2时,同一端的测试点彼此电连接、共用一个金属层以及通过金属层与所述薄膜电阻对应端的电极电连接,其中,N为大于等于2的自然数,j为大于等于1且小于等于N的自然数。
2.根据权利要求1所述的薄膜电阻测量结构,其特征在于:所述寄生电阻测量单元与所述旁路电阻测量单元均包括:衬底、所述薄膜电阻、所述金属层及所述测试点,其中,所述薄膜电阻设置于所述衬底的上方;所述金属层设置于所述薄膜电阻的上方;所述测试点设置于所述金属层的上方。
3.根据权利要求2所述的薄膜电阻测量结构,其特征在于:所述衬底的投影与所述薄膜电阻的投影重叠,所述衬底为硅衬底或碳化硅衬底或硅锗衬底。
4.根据权利要求3所述的薄膜电阻测量结构,其特征在于:所述衬底与所述薄膜电阻的形状均为矩形。
5.根据权利要求2所述的薄膜电阻测量结构,其特征在于:所述金属层的材料为铝或铜或银;所述测试点的材料为钨或钨合金或钼。
6.根据权利要求2所述的薄膜电阻测量结构,其特征在于:当i大于2时,每对测试点的连线均与所述衬底的边缘平行,同一端的测试点彼此间距相等。
7.根据权利要求2所述的薄膜电阻测量结构,其特征在于:当j大于2时,每对测试点的连线均与所述衬底的边缘平行,同一端的测试点彼此间距相等。
8.一种薄膜电阻测量方法,基于如权利要求1-7任意一项所述的薄膜电阻测量结构实现,其特征在于:所述薄膜电阻测量方法至少包括:
选择所述寄生电阻测量模块与所述旁路电阻测量模块中至少一个或组合,测量从探针至薄膜电阻的链条上各部分阻值,计算得到薄膜电阻、寄生电阻及旁路电阻的阻值;
其中,寄生电阻包括探针接触电阻、测试点电阻、电极电阻、电极与薄膜电阻的接触电阻;旁路电阻包括测试点电阻、电极电阻、电极与薄膜电阻的接触电阻。
9.根据权利要求8所述的薄膜电阻测量方法,其特征在于:选择任意两个所述寄生电阻测量单元进行测量,将得到的值进行做差运算得到寄生电阻阻值,基于所述寄生电阻阻值计算得到薄膜电阻阻值;选择任意两个旁路电阻测量单元进行测量,将得到的值进行做差运算得到所述薄膜电阻与旁路电阻阻值的和值,基于所述薄膜电阻阻值计算得到旁路电阻阻值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210855765.8A CN114935691A (zh) | 2022-07-21 | 2022-07-21 | 一种薄膜电阻测量结构及测量方法 |
CN202310385625.3A CN116381345B (zh) | 2022-07-21 | 2023-04-11 | 薄膜电阻测量结构、测量方法及测量系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210855765.8A CN114935691A (zh) | 2022-07-21 | 2022-07-21 | 一种薄膜电阻测量结构及测量方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114935691A true CN114935691A (zh) | 2022-08-23 |
Family
ID=82869081
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210855765.8A Pending CN114935691A (zh) | 2022-07-21 | 2022-07-21 | 一种薄膜电阻测量结构及测量方法 |
CN202310385625.3A Active CN116381345B (zh) | 2022-07-21 | 2023-04-11 | 薄膜电阻测量结构、测量方法及测量系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310385625.3A Active CN116381345B (zh) | 2022-07-21 | 2023-04-11 | 薄膜电阻测量结构、测量方法及测量系统 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN114935691A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116381345A (zh) * | 2022-07-21 | 2023-07-04 | 微龛(广州)半导体有限公司 | 薄膜电阻测量结构、测量方法及测量系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691648A (en) * | 1992-11-10 | 1997-11-25 | Cheng; David | Method and apparatus for measuring sheet resistance and thickness of thin films and substrates |
JP4789747B2 (ja) * | 2006-08-15 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその下層導電パターンのシート抵抗の測定方法 |
CN102520249A (zh) * | 2011-12-16 | 2012-06-27 | 华中科技大学 | 一种测定半导体薄膜膜厚方向电导率的方法 |
CN103811138B (zh) * | 2013-12-17 | 2017-04-12 | 清华大学 | 一种变方阻薄膜电阻网络 |
CN103884912B (zh) * | 2014-03-14 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种方块电阻的测量方法 |
CN206349362U (zh) * | 2016-12-30 | 2017-07-21 | 中芯国际集成电路制造(北京)有限公司 | 接触电阻测试结构 |
CN112198341A (zh) * | 2020-10-10 | 2021-01-08 | 珠海格力新元电子有限公司 | 薄膜金属镀层电阻测试触头及测试系统 |
CN115485833A (zh) * | 2020-11-23 | 2022-12-16 | 北京时代全芯存储技术股份有限公司 | 测试结构以及测试方法 |
CN113791276A (zh) * | 2021-09-16 | 2021-12-14 | 长鑫存储技术有限公司 | 电阻阻值的测试方法 |
CN114935691A (zh) * | 2022-07-21 | 2022-08-23 | 微龛(广州)半导体有限公司 | 一种薄膜电阻测量结构及测量方法 |
-
2022
- 2022-07-21 CN CN202210855765.8A patent/CN114935691A/zh active Pending
-
2023
- 2023-04-11 CN CN202310385625.3A patent/CN116381345B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116381345A (zh) * | 2022-07-21 | 2023-07-04 | 微龛(广州)半导体有限公司 | 薄膜电阻测量结构、测量方法及测量系统 |
Also Published As
Publication number | Publication date |
---|---|
CN116381345A (zh) | 2023-07-04 |
CN116381345B (zh) | 2023-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Buehler et al. | Bridge and van der Pauw sheet resistors for characterizing the line width of conducting layers | |
KR101913446B1 (ko) | 단일 위치 홀 효과 측정 | |
CN114935691A (zh) | 一种薄膜电阻测量结构及测量方法 | |
JP2006284198A (ja) | 抵抗器ならびにそれを用いた電流測定装置および方法 | |
US9423430B2 (en) | Active current measurement circuit and measurement device | |
CN107037284A (zh) | 测量以半导体为衬底的石墨烯微区迁移率的方法 | |
US7030633B1 (en) | Four-terminal methods for resistivity measurement of semiconducting materials | |
CN101828100B (zh) | 流量计中的温度测量电路 | |
Franco et al. | Reconfigurable spintronics wheatstone bridge sensors with offset voltage compensation at wafer level | |
JPH0281469A (ja) | アナログ・デジタル変換器 | |
US7199435B2 (en) | Semiconductor devices containing on-chip current sensor and methods for making such devices | |
CN112820715B (zh) | 校准用晶圆级在片电阻标准样片及制备方法 | |
CN110617894B (zh) | 一种集成电路中金属线温度测量方法 | |
RU2374709C1 (ru) | Преобразователь "температура-напряжение" | |
Galeote | Platform for Graphene Sensors Using Printed Circuit Boards and Single Board Computers | |
JP7466896B2 (ja) | 電流電圧特性の測定方法、測定装置、品質管理方法および製造方法 | |
Kang et al. | Development of a handheld sheet resistance meter with the dual-configuration four-point probe method | |
CN110610871B (zh) | 一种金属栅温度测量方法 | |
CN220474406U (zh) | 一种电阻元件及其集成电路 | |
WO2014158608A1 (en) | Composite resistors | |
CN219831253U (zh) | 一种阻值测量结构 | |
Majid | An innovative method of measuring semiconductors resistivity using van der Pauw technique | |
Nikolov et al. | Virtual System for Sheet Resistance Measurement of Inkjet Printed Conductive Layers | |
US6466152B2 (en) | Resistor cascade for forming electrical reference quantities and analog/digital converter | |
CN113494968B (zh) | 温度量测及温度校准的方法和温度量测系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220823 |
|
RJ01 | Rejection of invention patent application after publication |