CN116381345B - 薄膜电阻测量结构、测量方法及测量系统 - Google Patents

薄膜电阻测量结构、测量方法及测量系统 Download PDF

Info

Publication number
CN116381345B
CN116381345B CN202310385625.3A CN202310385625A CN116381345B CN 116381345 B CN116381345 B CN 116381345B CN 202310385625 A CN202310385625 A CN 202310385625A CN 116381345 B CN116381345 B CN 116381345B
Authority
CN
China
Prior art keywords
resistance
measurement
thin film
measuring
bypass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310385625.3A
Other languages
English (en)
Other versions
CN116381345A (zh
Inventor
刘尧
史林森
刘兴龙
陈达伟
江艳
刘森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co ltd filed Critical Micro Niche Guangzhou Semiconductor Co ltd
Publication of CN116381345A publication Critical patent/CN116381345A/zh
Application granted granted Critical
Publication of CN116381345B publication Critical patent/CN116381345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种薄膜电阻测量结构、测量方法以及测量系统,包括:第一电阻测量模块以及第二电阻测量模块;所述第一电阻测量模块包括第一旁路电阻测量单元及第二旁路电阻测量单元,用于得到旁路电阻的阻值;第二电阻测量模块包括M个串联设置的测量单元,用于得到旁路电阻和薄膜电阻的阻值;M为大于等于2的整数。本发明结构简单,测量步骤简约,不需要配置复杂的仪器进行测量。不需要在多个位置进行多次测量并进行数据分析,得到的薄膜电阻阻值准确,测量结构及测量方法适用环境广泛。

Description

薄膜电阻测量结构、测量方法及测量系统
技术领域
本发明涉及检测与表征技术应用领域,特别是涉及一种薄膜电阻测量结构、测量方法及测量系统。
背景技术
硅基集成薄膜电阻是许多模拟集成电路重要的元件,如有源滤波器、电阻型数模转换器、带隙基准电路和仪表放大器。集成电阻的电学特性强烈影响这些模拟电路的性能,如工艺波动、温度系数、电压系数等。为了促进集成电阻的电学特性,许多技术被提出,如专用的匹配的版图技术。但是这些技术对集成电阻整体电学性能的提升有限。为此,铬硅(CrSi)、和镍铬(NiCr)等被用于制备薄膜电阻,以求实现低温度系数。然而,除了薄膜电阻本身外,金属连接层以及接触孔也将影响电阻的阻值。因此精确测量不同电阻的阻值成为对其建模的关键。近年来,随着电子信息技术的快速发展,A/D(analog/digital,模数转换)、D/A(digital/analog,数模转换)转换电路及其它线性或非线性电路的发展日新月异,其中以薄膜电阻网络为核心的高精度运算放大器和高精度的A/D、D/A转换电路是必不可少的。为了提高ADC(analog to digital converter)和DAC(digital to analog converter)的精度和分辨率,薄膜电阻的性能也必须有相应的提高。
DAC和ADC精度和分辨率的高低主要取决于器件内部的电阻网络,DAC和ADC转换器件一般多选用R-2R(R为标准电阻,2R为标准电阻的2倍值)梯形电阻网络。电阻网络性能的分析研究和制作,一直是模拟器件研制和生产的关键技术。高精密薄膜电阻由于具有高电阻率、低电阻温度系数、高稳定性、无寄生效应和低噪音等优良特性,在航空、国防以及电子计算机、通讯仪器、电子交换机等高新领域有了越来越广泛的应用。
目前,测量薄膜电阻的方法主要有两种:一种是圆片级四探针法测量,该方法可以提供比较准确的电阻测量,而操作比较繁琐,需要探针台、半导体参数仪等设备进行辅助;另一种是范德堡测量方法,该方法在实际应用中通常采用大希腊十字结构来测量电阻,而为了抵消测量仪器的测量失调,需要施加正反电流在多个位置进行多次测量并进行数据分析。以上两种方法通常用于测量不规则薄膜电阻在直流工作环境下电阻值。然而在中高频、射频工作环境下,电阻值与工作频率有关,所以当要求较为精确时,不规则薄膜电阻在直流环境下测量的电阻值并不适用于中高频、射频环境。因此,迫切需要开发出一种新的薄膜电阻测量结构、测量方法及测量系统。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一薄膜电阻测量结构、测量方法及测量系统,用于解决现有技术中薄膜电阻的测量操作繁琐、测量电阻值容易受到工作频率的干扰从而导致误差过大的问题。
为实现上述目的及其他相关目的,本发明提供一种薄膜电阻测量结构,包括:第一电阻测量模块以及第二电阻测量模块;
所述第一电阻测量模块包括第一旁路电阻测量单元及第二旁路电阻测量单元,用于得到旁路电阻的阻值;所述第一旁路电阻测量单元及所述第二旁路电阻测量单元均包括两组互连结构及一个薄膜电阻,两组互连结构分别设置于对应薄膜电阻的两端;各组互连结构分别通过对应焊盘引出;其中,所述第一旁路电阻测量单元的各组互连结构均包括i个并联的互连结构,所述第二旁路电阻测量单元的各组互连结构均包括j个并联的互连结构;
所述第二电阻测量模块包括M个串联设置的测量单元,用于得到旁路电阻和薄膜电阻的阻值;各测量单元均包括两组互连结构及一个薄膜电阻,两组互连结构分别设置于对应薄膜电阻的两端;各组互连结构分别通过对应焊盘引出;各互连结构均包括交替叠置的N个接触孔及N个互连金属;i、j均为大于等于1的整数,且i≠j,M为大于等于2的整数,N为大于等于1的整数。
可选地,当i大于等于2时,第一旁路电阻测量单元中同组的互连结构到所述薄膜电阻长度方向上边缘的距离相等。
可选地,当j大于等于2时,第二旁路电阻测量单元中同组的互连结构到所述薄膜电阻长度方向上边缘的距离相等。
可选地,各测量单元中的各组互连结构均设置有i个或j个并联的互连结构。
可选地,不同测量单元相邻设置的两组互连结构共用同一金属焊盘,用于将相邻设置的测量单元串联。
可选地,薄膜电阻测量结构还包括衬底;所述衬底设置在第一电阻测量模块以及第二电阻测量模块的下方;所述衬底为硅衬底或碳化硅衬底或硅锗衬底;和/或,所述互连金属的材料设置为铝或铜或银;和/或,所接触孔的材料设置为钨或钨合金或钼。
为实现上述目的及其他相关目的,本发明提供一种薄膜电阻测量方法,基于以上的薄膜电阻测量结构实现,包括:
S1、选择所述第一电阻测量模块,分别测量所述第一旁路电阻测量单元及第二旁路电阻测量单元,将测量的电阻值做差并计算得到旁路电阻的阻值;选择所述第二电阻测量模块,分别测量M个串联设置的测量单元以及L个串联设置的测量单元,将测量的电阻值做差并计算得到旁路电阻以及薄膜电阻的阻值;其中,M为大于等于2的整数,L设置为大于等于1小于M的整数;
S2、基于所述旁路电阻的阻值,计算得到所述薄膜电阻的阻值。
可选地,在步骤S1中,L设置为M-1。
本发明还提供一种薄膜电阻测量系统,包括测量计算模块以及如上述的薄膜电阻测量结构;
所述测量计算模块基于第一探针以及第二探针测量得到所述第一旁路电阻测量单元、所述第二旁路电阻测量单元、所述M个串联设置的测量单元以及L个串联设置的测量单元的电阻值,并基于测量的阻值计算得到所述薄膜电阻的阻值;其中,M为大于等于2的整数,L设置为大于等于1小于M的整数。
如上所述,本发明的一种薄膜电阻测量结构、测量方法及测量系统,具有以下有益效果:
1、本发明的薄膜电阻测量结构、测量方法及测量系统结构简单,测量步骤简约,不需要配置复杂的仪器进行测量。
2、本发明的薄膜电阻测量结构、测量方法及及测量系统不需要在多个位置进行多次测量并进行数据分析,得到的薄膜电阻阻值准确,测量结构及测量方法适用环境广泛。
附图说明
图1显示为本发明的第一电阻测量模块示意图。
图2显示为本发明的第一旁路电阻测量单元的截面结构示意图。
图3显示为本发明的第二电阻测量模块示意图。
图4显示为本发明的测量第一旁路电阻测量单元的电阻值的等效电路图。
图5显示为本发明的测量第二旁路电阻测量单元的电阻值的等效电路图。
图6显示为本发明的测量三个测量单元的电阻值的等效电路示意图。
图7显示为本发明的测量两个测量单元的电阻值的等效电路示意图。
元件标号说明
1 第一电阻测量模块
110a 第一探针
110b 第二探针
11 第一旁路电阻测量单元
111 互连结构
111a 接触孔
111b 互连金属
112 薄膜电阻
113 衬底
12 第二旁路电阻测量单元
2 第二电阻测量模块
21 测量单元
211 第一测量单元
212 第二测量单元
213 第三测量单元
22 金属焊盘
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图7。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1~图4所示,本实施例提供了一种薄膜电阻测量结构,包括:第一电阻测量模块1以及第二电阻测量模块2。
具体地,如图1所示,所述第一电阻测量模块1包括第一旁路电阻测量单元11及第二旁路电阻测量单元12,用于得到旁路电阻的阻值;所述第一旁路电阻测量单元11及所述第二旁路电阻测量单元12均包括两组互连结构及一个薄膜电阻112。
更具体地,第一旁路电阻测量单元11和第二旁路电阻测量单元12中的各个互连结构111的设置完全相同,且各个互连结构111均包括但不限于交替叠置的N个接触孔111a及N个互连金属111b,各个互连结构中的各接触孔111a的制造工艺、尺寸(厚度、长度、宽度)、形状均完全相同,各个互连结构中的互连金属111b的制造工艺、尺寸(厚度、长度、宽度)、形状均完全相同;N为大于等于1的整数。在本实施例中,为了便于理解设置N取1,也就是互连结构只有一个接触孔111a和一层互连金属111b,以第一旁路电阻测量单元11为例,其器件结构如图2所示,各个互连结构111均设置有一个接触孔111a和一个互连金属111b。
更具体地,第一旁路电阻测量单元11和第二旁路电阻测量单元12中的各个薄膜电阻112完全相同,包括但不限于制造工艺、尺寸(厚度、长度、宽度)、形状均完全相同。需要说明的是,薄膜电阻可以为任意形状,也就是可以为规则形状也可以为不规则形状,只要各薄膜电阻的阻值完全相同就可以通过本实施例测量计算得到薄膜电阻的阻值。在本实施例中,为了降低制造工艺的难度,将薄膜电阻的形状设置为矩形。
更具体地,第一旁路电阻测量单元11以及第二旁路电阻测量单元12各自的两组互连结构111分别设置于对应薄膜电阻112的两端(在本实施例中,为了便于理解,称为薄膜电阻的左端和右端)。各组互连结构的一端连接对应薄膜电阻112,另一端分别通过对应焊盘(图中未示出)引出(即同一组互连结构连接同一焊盘)。第一旁路电阻测量单元11以及第二旁路电阻测量单元12的薄膜电阻上各组互连结构的位置对应设置,也就是要求第一旁路电阻测量单元11和第二旁路电阻测量模块12测量得到的薄膜电阻的阻值相等。如图1所示,第一旁路电阻测量单元11中薄膜电阻左端的互连结构对应第二旁路电阻测量单元12中薄膜电阻左端的互连结构,第一旁路电阻测量单元11中薄膜电阻右端的互连结构对应第二旁路电阻测量单元12中薄膜电阻右端的互连结构,这样的设置能保证以互连结构作为两端,电流流经薄膜电阻的路径长短相同,也就是测量的薄膜电阻的阻值相同。在本实施例中,各个薄膜电阻设置为完全相同的矩形,则第一旁路电阻测量单元11中左端互连结构与薄膜电阻边缘的距离等于对应的第二旁路电阻测量单元12中左端互连结构与薄膜电阻边缘的距离;同样地,第一旁路电阻测量单元11中右端互连结构与薄膜电阻边缘的距离等于对应的第二旁路电阻测量单元12中右端互连结构与薄膜电阻边缘的距离。
更具体地,所述第一旁路电阻测量单元11的各组互连结构均包括i个并联的互连结构111,所述第二旁路电阻测量单元12的各组互连结构均包括j个并联的互连结构111。其中,i、j均设置为大于等于1的整数,且i≠j。也就是第一旁路电阻测量单元11和第二旁路电阻测量单元12中各组互连结构中的互连结构111数量不一致,就可以实现通过测量计算得到旁路电阻的阻值。此时的旁路电阻为互连结构的阻值,在本实施例中N取1,则旁路电阻为一个接触孔111a和一个互连金属111b的电阻之和。
作为示例,为了让薄膜电阻测量结构的占用位置更少,节约制造成本,设置i取1,j取2。如图1所示,第一旁路电阻测量单元11中薄膜电阻112与第二旁路电阻测量单元12中的薄膜电阻112完全相同,均为矩形。第一旁路电阻测量单元11中左端设置有包含了一个互连结构的一组互连结构,这一个互连结构的一端设置在薄膜电阻112的左端,另一端通过一个焊盘引出;第一旁路电阻测量单元11右端相应也设置有包含了一个互连结构的一组互连结构,这两组互连结构是完全相同的,此处不一一赘述。第二旁路电阻测量单元12中的薄膜电阻112的左端设置有包含了2个互连结构的一组互连结构,位于同一端的两个互连结构都是一端连接薄膜电阻的左端,另一端共用一个焊盘进行引出。第二旁路电阻测量单元12的右端相应也设置有包含了2个互连结构的一组互联结构,通过另外一个焊盘共同引出。
作为示例,当j大于等于2时,第二旁路电阻测量单元12中同组的互连结构(同在薄膜电阻左端的互连结构为一组以及同在薄膜电阻右端的互连结构为一组)到所述薄膜电阻长度方向上边缘的距离相等。在本实施例中,如图1所示,第二旁路电阻测试单元12中的各组互连结构均设置2个互连结构111,这两个互连结构到所述薄膜电阻长度方向上边缘的距离相等,均等于长度a。同样地,当i大于等于2时,第一旁路电阻测量单元11中同组的互连结构到所述薄膜电阻长度方向上边缘的距离相等。
需要说明的是,由于第一旁路电阻测量单元11以及第二旁路电阻测量单元12的薄膜电阻上各组互连结构的位置对应设置。在本实施例中,第二旁路电阻测试单元12中的同组互连结构到薄膜电阻长度方向上边缘的距离均等于a时,第一旁路电阻测量单元11中的同组互连结构到薄膜电阻长度方向上边缘的距离也应等于a。
具体地,如图3所示,第二电阻测量模块2包括M个串联设置的测量单元21,用于得到旁路电阻和薄膜电阻112的阻值。其中,M为大于等于2的整数。
更具体地,各测量单元均包括两组互连结构及一个薄膜电阻,两组互连结构分别设置于对应薄膜电阻的两端,也就是各测量单元对应薄膜电阻的左端设置一组互连结构,右端也设置一组互连结构;各个互连结构111的设置均完全相同。位于薄膜电阻的同一端的互连结构作为同一组互连结构,左端的同组互连结构通过一共同的焊盘引出,右端的同组互连结构通过另一个共同的焊盘引出,使得各组互连结构分别通过对应焊盘引出。
更具体地,不同测量单元21相邻设置的两组互连结构(如:在本实施例中,如图3所示,第一测量单元211的右端一组互连结构和第二测量单元212中左端一组互连结构)共用同一金属焊盘22,用于将相邻设置的测量单元串联。
在本实施例中,如图3所示,所述薄膜电阻的形状均为矩形;各金属焊盘22的长大于等于第一长度L1,小于等于第二长度L2;其中,所述第一长度L1设置为在不同测量单元21相邻的两组互连结构在薄膜电阻的长度方向上距离最远的两条边长之间的距离;所述第二长度L2设置为两个相邻设置的测量单元各自的中间位置之间的距离。
在本实施例中,所述薄膜电阻的形状均为矩形;各金属焊盘22的宽大于等于第一宽度H1;其中,若各组互连结构中有一个互连结构,则所述第一宽度H1设置为互连结构在所述薄膜电阻宽度方向上的边长;若各组互连结构至少有两个互连结构,则所述第一宽度H1设置为同组互连结构中距离最远的两个互连结构在所述薄膜电阻宽度方向上距离最远的两条边之间的距离。
更具体地,为了简化计算以及由于避免制造工艺等因素的影响互连结构的电阻,设置各组互连结构均有i个互连结构111或各组互连结构均有j个并联的互连结构111。也就是第二电阻测量模块2要求要与第一电阻电阻测量模块1中的各组互连结构数量与第一旁路电阻测量单元11及第二旁路电阻测量单元12任一个测量单元的互连结构数量相同,即:第二电阻测量模块2和第一电阻测量模块1具有一定的关联性。在本实施例中,i取1,j取2时,设置各个测量单元21中的各组互连结构均包括2个互连结构(如图3所示)。在实际使用中,各测量单元中的各组互连结构可设置为有任意个并联的互连结构,并不一定需要设置为i个或j个。实际上,只要能确定各测量单元中各组互连结构的个数,就能基于此求得求得薄膜电阻和互连结构的阻值之和,进而计算得到薄膜电阻的阻值。
具体地,薄膜电阻测量结构还包括衬底113;所述衬底113设置在第一电阻测量模块1以及第二电阻测量模块2的下方;所述衬底113可以设置为包括但不限于硅衬底或碳化硅衬底或硅锗衬底。在本实施例中,所述衬底113的形状设置为矩形。除此之外,所述互连金属111b的材料可以设置为包括但不限于铝或铜或银;所述接触孔111a的材料设置为包括但不限于钨或钨合金或钼。
需要说明的是,衬底113(substrate)是由半导体单晶材料制造而成的晶圆片,衬底113可以直接进入晶圆制造环节生产半导体器件,也可以进行外延工艺加工生产外延片。外延(epitaxy)是指在单晶衬底上生长一层新单晶的过程,新单晶可以与衬底为同一材料,也可以是不同材料,在本实施例中,在衬底113的基础上外延设置薄膜电阻112,通常情况下,衬底113使用硅基材料制成,包括硅衬底或碳化硅衬底或硅锗衬底,薄膜电阻112采用铬硅(CrSi)、和镍铬(NiCr)等低温度系数的材料。
需要说明的是,作为一示例,所述互连金属111b的材料为铝,铝是一种轻金属,导电性仅次于银、铜和金,铝的导电率为铜的2/3,密度只有铜的1/3,同时,铝表面的氧化膜不仅具有耐腐蚀的作用,而且具有一定的绝缘性;作为另一示例,所述互连金属111b的材料为铜,铜的导电率强于铝,作为本实施例提供的第一电阻测量模块1及第二电阻测量模块2使用时,由探针设置在接触孔111a和互连金属111b上进行测试,会有更良好的导电率,同理,互连金属111b的材料为银或金,导电率更优,但成本增加。互连金属111b作为示例,接触孔111a的材料为钨,钨具有硬度高,熔点高,常温下不受空气侵蚀;钨合金在电子、电光源工业、航天、铸造、武器等广泛应用,具有硬度高,耐高温的特点;钼为一种过渡金属元素,具有高强度、高熔点、耐腐蚀、耐磨研等优点,被广泛应用在电子管、晶体管、整流器等电子器件中。因此,互连金属111b和接触孔111a的设置需考虑实际的使用场景,任意能够满足薄膜电阻测量的设置均适用,不以本实施例为限。
本实施例还提供一种薄膜电阻测试方法,基于上述的薄膜电阻测试结构实现,包括:
S1、选择所述第一电阻测量模块1,分别测量所述第一旁路电阻测量单元11及第二旁路电阻测量单元12,将测量的电阻值做差并计算得到旁路电阻的阻值,即:R2;选择所述第二电阻测量模块2,分别测量M个串联设置的测量单元以及L个串联设置的测量单元,将测量的电阻值做差并计算得到旁路电阻R2以及薄膜电阻R3的阻值;其中,M为大于等于2的整数,L设置为大于等于1小于M的整数。
优选地,为了在测量M个串联设置的测量单元21以及L个串联设置的测量单元21后,简化计算得到薄膜电阻112的阻值,优选设置L为M-1。也就是测量M个串联设置的测量单元21以及M-1个串联设置的测量单元21的电阻值,此时在测量过程中通过做差就可以直接得到1个测量单元的电阻差值(包括一个薄膜电阻的阻值以及相应的旁路电阻的阻值),又由于第一电阻测量模块1可以计算得到旁路电阻的阻值,进而可以求得薄膜电阻的阻值。实际上,L可以设置大于等于1小于M的任意整数。在本实施例中,M取3,则L可以取1或2的任意值。
具体地,如图1所示,先选择测试第一旁路电阻测量单元11,再选择测试第二旁路电阻测量单元12。
作为示例,先选择测试第一旁路电阻测量单元11,探针采用脉冲电流进行测量,第一探针110a连接第一旁路电阻测量单元11的左端互连结构111对应的焊盘,第二探针110b连接第一旁路电阻测量单元11的右端互连结构111对应的另一焊盘此时的等效电路图如图4所示,测量出的电阻值为:2(R1+R2)+R3。其中,R1为探针接触电阻,R2为旁路电阻(包括但不限于接触孔111a的电阻、互连金属111b的电阻),R3为薄膜电阻。
作为示例,再选择测试第二旁路电阻测量单元12。第一探针110a连接第二旁路电阻测量单元12的左端互连结构111对应的焊盘,第二探针110b连接第二旁路电阻测量单元12的右端互连结构对应的另一焊盘。由于此时同一端的接触孔111a均通过同一焊盘引出,可看作同一端的接触孔彼此电连接,也就是同一组中各互连结构之间彼此并联。此时的等效电路图如图5所示,测量第二旁路电阻测量单元12的电阻值为:2R1+(R2//R2+R2//R2)+R3=2R1+R2+R3。此时通过第一旁路电阻测量单元11以及第二旁路电阻测量单元12测量出的电阻差值可以得到旁路电阻阻值,即:R2。
需要说明的是,若i=1,j=3,此时第一旁路电阻测量单元11依然测量得到:2(R1+R2)+R3;而第二旁路电阻测量单元12则测量可以得到:2R1+(R2//R2//R2+R2//R2//R2)+R3=2R1+2/3R2+R3,也可以在做差之后根据倍数关系得到旁路电阻阻值R2。实际上,由于第一电阻测量模块1在测试时探针接触电阻R1以及薄膜电阻R3的系数均保持不变,因此只要第一旁路测量单元11和第二旁路电阻测量单元12之间的各组互连结构的数量不同,也就是i≠j,就可求得旁路电阻R2。其他i和j的取值,在这里就不一一赘述。
具体地,如图3所示,先测量M个串联设置的测量单元21,再测量L个串联设置的测量单元21。其中,M为大于等于2的整数,L设置为大于等于1小于M的整数。优选地,为了便于简化计算,L设置为M-1。在本实施例中,M设置为3,L设置为2,即至少有三个测量单元21,为了方便叙述将其从左到右分别记为第一测量单元211、第二测量单元212、第三测量单元213。
作为示例,先测量三个串联设置的测量单元21。第一探针110a连接第一测量单元211的左端互连结构111对应的焊盘,第二探针110b连接第三测量单元213的右端互连结构111对应的焊盘,此时如图6所示,测量得到的电阻值为:
2R1+(R2//R2)+R3+(R2//R2//R2//R2)+R3+(R2//R2//R2//R2)+R3+(R2//R2);
即:2R1+3/2R2+3R3;
作为示例,再测量两个串联设置的测量单元21。第一探针110a连接第一测量单元211的左端互连结构111对应的焊盘,第二探针110b连接第二测量单元212的右端互连结构111对应的焊盘,此时测量得到的电阻值为:
2R1+(R2//R2)+R3+(R2//R2//R2//R2)+R3+(R2//R2);
即:2R1+5/4R2+2R3;
基于M个串联设置的测量单元21和L个串联设置的测量单元21的差值,可以得到:1/4R2+R3,即具有一定系数的旁路电阻和薄膜电阻的阻值之和。
需要说明的是,若M=3,L=1,此时测量M个串联设置的测量单元21依然测量得到:2(R1+R2)+R3;而测量L个串联设置的测量单元21则可以得到:
2R1+(R2//R2)+R3+(R2//R2)=2R1+R2+R3;
此时在两个测量出的阻值做差之后,依然根据倍数关系可以得到旁路电阻和薄膜电阻的阻值之和。实际上,由于M个串联设置的测量单元21和L个串联设置的模块在测试时仅探针接触电阻R1的系数保持不变,在做差时就可以消掉探针接触电阻R1。
S2、基于所述旁路电阻R2的阻值,计算得到所述薄膜电阻R3的阻值。
具体地,由于旁路电阻的阻值,在第一旁路电阻测量单元11和第二旁路电阻测量单元12之间做电阻差计算已经得到。旁路电阻和薄膜电阻之和,也在M个串联设置的测量单元21和L个串联设置的测量单元21之间做电阻差值计算得到。此时可求得薄膜电阻阻值R3。
本发明还提供一种薄膜电阻测量系统,包括:测量计算模块以及上述所述的薄膜电阻测量结构。
所述测量计算模块包括第一探针110a、第二探针110b以及电阻计算单元;将第一探针110a和第二探针110b设置在薄膜电阻测量结构上测量第一旁路电阻测量单元11、第二旁路电阻测量单元12、M个串联设置的测量单元21以及L个串联设置的测量单元21的电阻值,再分别将这几个电阻值输入到电阻计算单元中进行计算,基于第一旁路电阻测量单元11、第二旁路电阻测量单元12的差值计算得到旁路电阻的阻值;基于M个串联设置的测量单元21以及L个串联设置的测量单元21的电阻值差值计算得到旁路电阻和薄膜电阻的阻值之和,最终得到薄膜电阻的阻值。
综上所述,本发明提供一种薄膜电阻测量结构、测量方法以及及测量系统,包括:第一电阻测量模块以及第二电阻测量模块;所述第一电阻测量模块包括第一旁路电阻测量单元及第二旁路电阻测量单元,用于得到旁路电阻的阻值;第二电阻测量模块包括M个串联设置的测量单元,用于得到旁路电阻和薄膜电阻的阻值;M为大于等于2的整数。本发明结构简单,测量步骤简约,不需要配置复杂的仪器进行测量。不需要在多个位置进行多次测量并进行数据分析,得到的薄膜电阻阻值准确,测量结构及测量方法适用环境广泛。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种薄膜电阻测量结构,其特征在于,所述薄膜电阻测量结构包括:第一电阻测量模块以及第二电阻测量模块;
所述第一电阻测量模块包括第一旁路电阻测量单元及第二旁路电阻测量单元,用于得到旁路电阻的阻值;所述第一旁路电阻测量单元及所述第二旁路电阻测量单元均包括两组互连结构及一个薄膜电阻,两组互连结构分别设置于对应薄膜电阻的两端;各组互连结构分别通过对应焊盘引出;其中,所述第一旁路电阻测量单元的各组互连结构均包括i个并联的互连结构,所述第二旁路电阻测量单元的各组互连结构均包括j个并联的互连结构;
所述第二电阻测量模块包括M个串联设置的测量单元,用于得到旁路电阻和薄膜电阻的阻值;各测量单元均包括两组互连结构及一个薄膜电阻,两组互连结构分别设置于对应薄膜电阻的两端;各组互连结构分别通过对应焊盘引出;
各互连结构均包括交替叠置的N个接触孔及N个互连金属;i、j均为大于等于1的整数,且i≠j,M为大于等于2的整数,N为大于等于1的整数。
2.根据权利要求1所述的薄膜电阻测量结构,其特征在于:当i大于等于2时,第一旁路电阻测量单元中同组的互连结构到所述薄膜电阻长度方向上边缘的距离相等。
3.根据权利要求1所述的薄膜电阻测量结构,其特征在于:当j大于等于2时,第二旁路电阻测量单元中同组的互连结构到所述薄膜电阻长度方向上边缘的距离相等。
4.根据权利要求1所述的薄膜电阻测量结构,其特征在于:各测量单元中的各组互连结构均设置有i个或j个并联的互连结构。
5.根据权利要求1所述的薄膜电阻测量结构,其特征在于:不同测量单元相邻设置的两组互连结构共用同一金属焊盘,用于将相邻设置的测量单元串联。
6.根据权利要求1~5任一项所述的薄膜电阻测量结构,其特征在于:薄膜电阻测量结构还包括衬底;所述衬底设置在第一电阻测量模块以及第二电阻测量模块的下方;所述衬底为硅衬底或碳化硅衬底或硅锗衬底;和/或,所述互连金属的材料设置为铝或铜或银;和/或,所接触孔的材料设置为钨或钨合金或钼。
7.一种薄膜电阻测量方法,基于如权利要求1-6任意一项所述的薄膜电阻测量结构实现,其特征在于:所述薄膜电阻测量方法至少包括:
S1、选择所述第一电阻测量模块,分别测量所述第一旁路电阻测量单元及第二旁路电阻测量单元,将测量的电阻值做差并计算得到旁路电阻的阻值;选择所述第二电阻测量模块,分别测量M个串联设置的测量单元以及L个串联设置的测量单元,将测量的电阻值做差并计算得到旁路电阻以及薄膜电阻的阻值;其中,M为大于等于2的整数,L设置为大于等于1小于M的整数;
S2、基于所述旁路电阻的阻值,计算得到所述薄膜电阻的阻值。
8.根据权利要求7所述的薄膜电阻测量方法,其特征在于:在步骤S1中,L设置为M-1。
9.一种薄膜电阻测量系统,其特征在于:所述薄膜电阻测量系统至少包括:测量计算模块以及如权利要求1~6任一项所述的薄膜电阻测量结构;
所述测量计算模块基于第一探针以及第二探针测量得到所述第一旁路电阻测量单元、所述第二旁路电阻测量单元、所述M个串联设置的测量单元以及L个串联设置的测量单元的电阻值,并基于测量的阻值计算得到所述薄膜电阻的阻值;其中,M为大于等于2的整数,L设置为大于等于1小于M的整数。
CN202310385625.3A 2022-07-21 2023-04-11 薄膜电阻测量结构、测量方法及测量系统 Active CN116381345B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210855765.8A CN114935691A (zh) 2022-07-21 2022-07-21 一种薄膜电阻测量结构及测量方法
CN2022108557658 2022-07-21

Publications (2)

Publication Number Publication Date
CN116381345A CN116381345A (zh) 2023-07-04
CN116381345B true CN116381345B (zh) 2023-10-31

Family

ID=82869081

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210855765.8A Pending CN114935691A (zh) 2022-07-21 2022-07-21 一种薄膜电阻测量结构及测量方法
CN202310385625.3A Active CN116381345B (zh) 2022-07-21 2023-04-11 薄膜电阻测量结构、测量方法及测量系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210855765.8A Pending CN114935691A (zh) 2022-07-21 2022-07-21 一种薄膜电阻测量结构及测量方法

Country Status (1)

Country Link
CN (2) CN114935691A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114935691A (zh) * 2022-07-21 2022-08-23 微龛(广州)半导体有限公司 一种薄膜电阻测量结构及测量方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691648A (en) * 1992-11-10 1997-11-25 Cheng; David Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
CN102520249A (zh) * 2011-12-16 2012-06-27 华中科技大学 一种测定半导体薄膜膜厚方向电导率的方法
CN103811138A (zh) * 2013-12-17 2014-05-21 清华大学 一种变方阻薄膜电阻网络
CN206349362U (zh) * 2016-12-30 2017-07-21 中芯国际集成电路制造(北京)有限公司 接触电阻测试结构
CN112198341A (zh) * 2020-10-10 2021-01-08 珠海格力新元电子有限公司 薄膜金属镀层电阻测试触头及测试系统
CN113791276A (zh) * 2021-09-16 2021-12-14 长鑫存储技术有限公司 电阻阻值的测试方法
WO2022104805A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 测试结构以及测试方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4789747B2 (ja) * 2006-08-15 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置及びその下層導電パターンのシート抵抗の測定方法
CN103884912B (zh) * 2014-03-14 2016-09-07 京东方科技集团股份有限公司 一种方块电阻的测量方法
CN114935691A (zh) * 2022-07-21 2022-08-23 微龛(广州)半导体有限公司 一种薄膜电阻测量结构及测量方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691648A (en) * 1992-11-10 1997-11-25 Cheng; David Method and apparatus for measuring sheet resistance and thickness of thin films and substrates
CN102520249A (zh) * 2011-12-16 2012-06-27 华中科技大学 一种测定半导体薄膜膜厚方向电导率的方法
CN103811138A (zh) * 2013-12-17 2014-05-21 清华大学 一种变方阻薄膜电阻网络
CN206349362U (zh) * 2016-12-30 2017-07-21 中芯国际集成电路制造(北京)有限公司 接触电阻测试结构
CN112198341A (zh) * 2020-10-10 2021-01-08 珠海格力新元电子有限公司 薄膜金属镀层电阻测试触头及测试系统
WO2022104805A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 测试结构以及测试方法
CN113791276A (zh) * 2021-09-16 2021-12-14 长鑫存储技术有限公司 电阻阻值的测试方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Study on the Stability of Micro-Area Sheet Resistance at Testing a Large Silicon Wafer when Probes Vacillated;Xin Fu Liu et al.;Applied Mechanics and Materials;第2308卷(第303-306期);399-402 *
混合集成薄膜电阻的误差来源分析及修正方法;王春富 等;电子元件与材料;第36卷(第11期);43-46 *

Also Published As

Publication number Publication date
CN114935691A (zh) 2022-08-23
CN116381345A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN116381345B (zh) 薄膜电阻测量结构、测量方法及测量系统
US9176168B2 (en) Probe card
JP6013361B2 (ja) 単一位置ホール効果測定
US20060220740A1 (en) Apparatus for current measuring and a resistor
CN107037284B (zh) 测量以半导体为衬底的石墨烯微区迁移率的方法
US7030633B1 (en) Four-terminal methods for resistivity measurement of semiconducting materials
CN101828100B (zh) 流量计中的温度测量电路
CN102243274B (zh) 一种测算Pb-Sn-Al层状复合材料界面电阻率的方法
US3341772A (en) Device for measuring locally dependent differences between the magnetic field gradient at different points of a magnetic field
JP5648197B2 (ja) 電流分流器
Pandey et al. A fully automated temperature-dependent resistance measurement setup using van der Pauw method
CN112904205A (zh) 一种燃料电池测量装置
CN112820715B (zh) 校准用晶圆级在片电阻标准样片及制备方法
Green et al. Four point probe Hall effect and resistivity measurements upon semiconductors
CN110265539B (zh) 一种铜镍合金薄膜热电偶的加工方法
RU2374709C1 (ru) Преобразователь "температура-напряжение"
CN111722019A (zh) 一种接触电阻测试装置及测试方法、电子设备及存储介质
Toonen et al. Evaluation of carbon nanotube thin films for optically transparent microwave applications using on-wafer probing of Corbino disc test structures
US6466152B2 (en) Resistor cascade for forming electrical reference quantities and analog/digital converter
CN221007723U (zh) 一种分流器式电流传感器
Majid An innovative method of measuring semiconductors resistivity using van der Pauw technique
Nikolov et al. Virtual System for Sheet Resistance Measurement of Inkjet Printed Conductive Layers
Tian et al. Mismatch characterization of a high precision resistor array test structure
Galeote Platform for Graphene Sensors Using Printed Circuit Boards and Single Board Computers
WO2017004242A1 (en) Temperature sensing device and method for making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant