CN113437973A - 一种高精度自校准模数转换电路及方法 - Google Patents
一种高精度自校准模数转换电路及方法 Download PDFInfo
- Publication number
- CN113437973A CN113437973A CN202110738663.3A CN202110738663A CN113437973A CN 113437973 A CN113437973 A CN 113437973A CN 202110738663 A CN202110738663 A CN 202110738663A CN 113437973 A CN113437973 A CN 113437973A
- Authority
- CN
- China
- Prior art keywords
- self
- calibration
- comparator
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims description 29
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 claims description 6
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 claims description 6
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 claims description 6
- 101100140581 Arabidopsis thaliana REF6 gene Proteins 0.000 description 12
- 101100382207 Arabidopsis thaliana CYP98A3 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种高精度自校准模数转换电路及方法,涉及高精度模数转换领域;本发明电路包括参考电压模块,选择器,自校准比较器阵列,编码器,时序控制电路;本发明进行模数转换前先进行比较器阵列自校准过程。本发明通过比较器阵列自校准过程,消除由于工艺变化,失调等带来的比较器精度下降问题,降低了比较器设计难度,同时提高了模数转换的精度。
Description
技术领域
本发明涉及模数转换电路,适用于精度高且对制造工艺偏差不敏感的模数转换电路。
背景技术
在模数转换电路中,由于受到失调,工艺偏差等影响,模拟信号转换成数字信号时存在偏差或转换精度难以提高,因此高精度模数转换电路对比较器精度要求较高,且需要额外电路调整失调,降低工艺匹配影响,提高了模数转换设计难度。
发明内容
本发明的目的在于克服现有技术的上述不足,提供一种高精度模数转换电路,通过模数转换前,先进行比较器自校准过程,消除失调,制造工艺偏差等带来的影响,降低了比较器设计难度,提高了模数转换精度。
本发明的上述目的是通过如下技术方案予以实现的:一种高精度自校准模数转换电路,包括参考电压模块,选择器,自校准比较器阵列,编码器,时序控制电路;
自校准比较器阵列:由n+1个自校准比较器组成,分别表示自校准比较器阵列的不同高低位,所有自校准比较器正端VP端接一起,接选择器的输出;负端根据自校准比较器在自校准比较器阵列的权重不同,连接不同的参考电压组,参考电压组内的电压选择由时序控制电路输出的选择信号SEL1_0到SEL1_n控制;每个自校准比较器的输出连接编码器;
参考电压模块:参考电压模块产生与电源电压,温度无关的m+1个参考电压REF0到REFm;参考电压根据比较器的位数划分n+1组,一组参考电压与一个自校准比较器相连;每组参考电压包含k+1个连续参考电压;参考电压模块接收时序控制电路SEL1_0到SEL1_n的选择信号,选择指定参考电压作为输出电压接选择器的输入端;
选择器:接收外界输入电压,接收参考电压模块的输出电压;电路工作在自校准过程,选择参考电压模块的输出电压,电路工作在模数转换过程,选择外界输入电压,选择器输出接每个自校准比较器的正端VP端;
编码器:接收自校准比较器阵列的输出,对自校准比较器阵列输出1的个数进行计数,并将计数结果送往时序控制电路;
时序控制电路:输出选择信号SEL1_0到SEL1_n接参考电压模块,用于在自校准比较器自校准过程依次从低到高选择指定电压输出到选择器;同时选择信号SEL1_0到SEL1_n还接自校准比较器阵列,用于在自校准过程依次从低到高选择自校准比较器;输出选择信号SEL2_0到SEL2_k接自校准比较器阵列,用于在自校准比较器自校准过程从k+1个参考电压中选取一个电压送往自校准比较器的负端,自校准比较器自校准完成后,指定参考电压锁存到自校准比较器的负端。
该高精度自校准模数转换电路的技术方案具体阐述如下:包括参考电压模块,选择器模块,自校准比较器阵列,编码器模块,时序控制模块;
参考电压模块:参考电压模块产生与电源电压,温度无关的m+1个参考电压REF0到REFm。参考电压根据比较器的位数划分n+1组,每组包含k+1个连续参考电压,分别与自校准比较器阵列中的对应自校准比较器相连。参考电压模块接收时序控制模块SEL1_0到SEL1_n的选择信号,选择指定参考电压通过端口REF_VO接选择器模块输入端;
选择器模块:接收外界输入电压,接收参考电压模块的输出电压。电路工作在自校准过程,选择参考电压模块的电压,电路工作在模数转换过程,选择外界输入电压,选择器输出接自校准比较器阵列所有比较器的正端VP端;
自校准比较器阵列:由n+1个自校准比较器组成,其中自校准比较器0表示自校准比较器阵列的最低位,自校准比较器n表示自校准比较器阵列的最高位。所有自校准比较器正端VP端接一起,接选择器的输出。比较器负端根据比较器在比较器阵列权重不同,连接不同的参考电压组。电压组包含k+1个连续参考电压,比较器权重越高,电压组平均电压越高。电压组内电压选择由时序控制模块的输出SEL2_0到SEL2_k控制。自校准比较器阵列中的自校准比较器由时序控制模块输出SEL1_0到SEL1_n选择,自校准比较器阵列输出接编码器;
编码器模块:接收自校准比较器阵列的输出,统计1的个数,并将统计结果送往时序控制电路;
时序控制电路模块:包含三个计数器,两个译码器,一个比较器,一个二选一逻辑,一个二或门。输出选择信号SEL1_0到SEL1_n接参考电压模块,用于在比较器自校准过程依次从低到高选择指定电压输出到选择器模块。同时选择信号SEL1_0到SEL1_n还接自校准比较器阵列,用于在自校准过程依次从低到高选择自校准比较器。输出选择信号SEL2_0到SEL2_k接自校准比较器阵列,用于在比较器自校准过程从k+1个参考电压中选取一个电压送往比较器的负端,比较器自校准完成后,指定参考电压锁存到比较器的负端。
在上述的一种高精度自校准模数转换电路,所述参考电压模块由带隙基准产生两个与电源电压,温度无关的基准电压,两个基准电源之间串联m+2个相同阻值的电阻,将电压均匀分成m+1等分,其中REF0为最低输出参考电压,REFm为最高输出参考电压,相邻相参考电压间隔(VPLUS-MIUNUS)/m+2。从m+1个参考电压中等间隔输出n+1个电压接传输门,其中n+1为最终模数转换所需的位数。m,n为用户根据模数转换精度和实际应用情况来决定。传输门由选择信号SEL1_0到SEL1_n控制,当选择信号为1时,传输门打开,相应电压传到端口REF_VO,其中REF_VO输出最低参考电平由用户根据实际应用情况来决定。
在上述一种高精度自校准模数转换电路,所述自校准比较器阵列由n+1个自校准比较器组成,其中自校准比较器0表示自校准比较器阵列的最低位,自校准比较器n表示自校准比较器阵列的最高位。所有自校准比较器的正端接到一起,负端根据自校准比较器在自校准比较器阵列的权重从参考电压模块选择相应一组连续参考电压.例如,自校准比较器0为最低位,负端电压选择REF0到REFk,共k+1个参考电压,k的个数可根据电路和实际情况进行调整,若AD转换精度不高k可取值为3,若要求AD转换精度高,k可取值为4,5,6等数值,数值越大AD转换精度越高。自校准比较器1为次低位,负端电压选择从REF2到REF2+k,依次类推自校准比较器2的负端电压选择从REF4到REF(4+k);自校准比较器n的负端电压选择REF(2*n)到REF(2*n+K),且2*n+k=m。参考电压通过传输P管接到比较器的负端。P管控制端接两个反相器构成锁存器的输出,该锁存器的输入接N管,N管另一端接参考电压组选择信号,该选择信号来自时序控制模块的SEL2_0到SEL2_k输出,N管的控制端接比较器选择信号,该选择信号来自时序控制模块的SEL1_0到SEL1_n输出。
在上述的一种高精度自校准模数转换电路,自校准比较器阵列的输出经编码后送往比较器,编码用于将自校准比较器阵列的输出中1的个数进行计数。
在上述的一种高精度自校准模数转换电路,所述时序控制电路包含三个计数器,两个译码器,一个比较器,一个二选一逻辑,一个二或门。计数器1的输出CO1,计数器2的输出CO2_1接二选一逻辑,二选一逻辑输出接译码器1,译码器1的输出SEL1_0到SEL1_n接参考电压模块和自校准比较器阵列。计数器2的输出CO2_2接比较器输入,比较器另一输入DA端接编码器的输出。比较器的输出接计数器3的控制端CONTRL,当CONTRL信号为1时,计数器3停止计数,且输出不变。计数器3的输出接译码器2,译码器2的输出SEL2_0到SEL2_k接自校准比较器阵列。计数器1,计数器2,计数器3的时钟端由CLK提供。使能信号EN1接计数器1,二选一逻辑,二或门。使能信号EN2接计数器2,计数器3。当处于自校准初始化过程时,EN1输出高电平,EN2输出低电平。计数器1开始计数从0计数,二选一逻辑选择计数器1的输出接译码器1。二或门输出为1,计数器3的SET端有效,计数器3输出全1,译码器2的输出最高位SEL_k为1,译码器2最低位SEL_0到次高位SEL_k-1为0。初始化完成,进入自校准过程时,EN1输出低电平,EN2输出高电电平。计数器1停止计数,且输出全零。计数器2,计数器3开始计数。二选一逻辑选择计数器2的CO2_1输出。CO2_1从零开始计数,每k+1时钟周期加1。CO2_2从1开始计数,每k+1时钟周期加1。CO2_F在每k+1时钟周期输出一拍的高电平,用于计数器3的置1。计数器3从最大值开始计数,每个时钟周期减1,当CONTRL信号为1,计数器3停止计数并维持当前值不变,直到CONTRL信号为0,或置1信号SET为1时才发生变化。自校准过程完成后,EN1,EN2输出为0,计数器2输出全零,译码器1输出全零。
本发明还提供一种高精度自校准模数转换方法,包括如下步骤:
S1、进行比较器阵列自校准过程:
第一步,进行自校准初始化,参考电压模块产生与电源电压,温度无关的m+1个参考电压,将m+1个参考电压分成n+1组,每组参考电压的最高电压依次锁存到比较器阵列中对应自校准比较器的负端;
第二步,进行自校准,通过时序控制电路依次从低到高选择指定电压输出到所有自校准比较器的正端,同时时序控制电路控制从自校准比较器的最低位开始,自校准比较器负端依次从指定一组参考电压中按照由大到小的顺序选取一个参考电压与正端电压比较,若参考电压小与自校准比较器正端电压,自校准比较器的输出1,否则输出0,编码器模块对自校准比较器阵列中的1的个数进行计数,并将计数的结果与时序控制电路中的计数结果进行比较,若结果相同,时序控制电路产生控制信号将该参考电压锁存到自校准比较器的负端;重复该过程直到所有自校准比较器的负端都锁存一个指定电压,比较器阵列自校准过程完成;
S2、外界输入电压进行正常模数转换。
本发明与现有技术相比具有如下优点:
(1)本发明采用了包括参考电压模块,选择器模块,自校准比较器阵列,编码器模块,时序控制模块等,其特征在于,模数转换前,先进行比较器阵列自校准过程,将校准后的参考电压存入比较器负端,消除由于工艺变化,失调等带来的比较器精度下降问题,降低了比较器设计难度,同时提高模数转换的精度;
(2)本发明比较器阵列自校准过程,时序控制逻辑主要采用计数器,译码器,比较器实现,时序关系比较简单,有利于降低数字控制逻辑功耗;
附图说明
图1为本发明系统总体结构框图;
图2为本发明参考电压模块示意图;
图3为本发明自校准比较器示意图;
图4为本发明时序控制模块示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细的描述:
如图1所示为系统总体结构框图,由图可知一种高精度自校准模数转换电路包括参考电压模块,选择器模块,自校准比较器阵列,编码器模块,时序控制模块;
参考电压模块:基准电源产生两个与电源电压,温度无关的基准电压,两个基准电压之间串联m+2个相同阻值的电阻,将电压均匀分成m+1等分,其中REF0为最低输出参考电压,REFm为最高输出参考电压,相邻相参考电压间隔(VPLUS-MIUNUS)/m+2。从m+1个参考电压中等间隔输出n+1个电压接传输门,其中n+1为最终模数转换所需的位数。m,n为用户根据模数转换精度和实际应用情况来决定。传输门由选择信号SEL1_0到SEL1_n控制,当选择信号为1时,传输门打开,相应电压传到端口REF_VO,同一时刻SEL1_0到SEL1_n只有一路信号为高,其它路信号为低,确保同一时刻只有一个传输门打开。自校准过程中,SEL1_0到SEL1_n依次为1,端口REF_VO依次从低到高选择参考电压REF6,REF8…REFn,其中REF_VO输出最低参考电平由用户根据实际应用情况来决定;
选择器模块:电路工作在自校准过程,选择参考电压模块的电压,电路工作在模数转换过程,选择外界输入电压,选择器输出接自校准比较器阵列所有比较器的正端VP端;
自校准比较器阵:自校准比较器阵列由n+1个自校准比较器组成,其中自校准比较器0表示自校准比较器阵列的最低位,自校准比较器n表示自校准比较器阵列的最高位。所有自校准比较器的正端接到一起,负端根据自校准比较器的权重从参考阵列中选择相应一组参考电压.例如,自校准比较器0为最低位,负端电压选择REF0到REFk,共k+1个参考电压,k的个数可根据电路和实际情况进行调整。自校准比较器1为次低位,负端电压选择从REF2到REF2+k。依次类推自校准比较器2的负端电压选择从REF4到REF(4+k);自校准比较器n的负端电压选择REF(2*n)到REF(2*n+k)。参考电压通过传输P管接到比较器的负端。P管控制端接两个反相器构成的锁存器输出,该锁存器的输入接N管,N管另一端接选择信号,N管的控制端接锁存信号;SEL2_0到SEL2_k来自时序控制模块,同一时刻只有有一路信号为高,其它路信号为低,确保同一时刻只有一个传输门打开。自校准过程中,SEL2_k到SEL2_1依次为1,既比较器端口依次从高到低选择参考电压REFk,REFk-1…REF0,若时序控制模块输入端CONTROL为1,则SEL1_0到SEL1_K信号维持不变;SEL1_0到SEL1_n来自时序控制模块,在自校准过程,从SEL1_0开始,SEL1_1,…SEL1_n依次出现高电平,用于依次选择自校准比较器0到自校准比较器n。
编码器模块:自校准比较器阵列的输出经编码后送往比较器,编码用于将自校准比较器阵列的输出中1的个数进行计数;
时序控制电路:包含三个计数器,两个译码器,一个比较器,一个二选一逻辑,一个二或门。输出选择信号SEL1_0到SEL1_n接参考电压模块,用于在比较器自校准过程依次从低到高选择指定电压输出到选择器模块。同时选择信号SEL1_0到SEL1_n还接自校准比较器阵列,用于在自校准过程依次从低到高选择自校准比较器。输出选择信号SEL2_0到SEL2_k接自校准比较器阵列,用于在比较器自校准过程从k+1个参考电压中选取一个电压送往比较器的负端,比较器自校准完成后,指定参考电压锁存到比较器的负端。
如图2所示为参考电压模块示意图,由图可知,参考电压模块包括m+2个相同阻值的电阻,n个传输门,n个反相器,传输门由两个互反信号控制导通截止,反相器提供反向信号。m+2个电阻将两个基准电源PLUS,MIUNUS均分为m+1个参考电压。其中REF0为最低输出参考电压,REFm为最高输出参考电压,相邻相参考电压间隔(VPLUS-MIUNUS)/m+2。从m+1个参考电压中等间隔输出n+1个电压接传输门,其中n+1为最终模数转换所需的位数。m,n为用户根据模数转换精度和实际应用情况来决定。传输门由选择信号SEL1_0到SEL1_n控制,选择信号为1时,传输门打开,相应电压传到端口REF_VO。图2示例传输门每间隔一位选择参考电压,REF_VO输出的最低参考电平为REF6,次低参考电平为REF8,最高参考电平为REFn。其中REF_VO输出最低参考电平由用户根据实际应用情况来决定;
如图3所示为自校准比较器阵列中自校准比较器0的示意图,由图可知自校准比较器0包含一个比较器0,k+1个N管,k+1个P管,2K+2个反相器。k为用户根据模数转换精度和实际应用情况来决定。每两个反相器以互推结构组成锁存器。锁存器的输出接P管控制端,P管的输入端接参考电压模块输出的一组参考电压,其中REF_0为组内最低参考电压,REF_k为组内最高参考电压,每个参考电压依次通过一个传输P管接到比较器的负端,共有k+1个P管(P0_0,P0_1,…,P0_k),P管控制端接一个由两个反相器互推构成的锁存器的输出,锁存器的输出为1时,参考电压经P管接到比较器的负端,每个锁存器的输入接一个N管的输出,共有k+1个N管(N0_0,N0_1,…,N0_k),N管的输入端依次接组内电压选择信号即对应的输出选择信号SEL2_0、或SEL2_k,k+1个N管的控制端接比较器选择信号即对应的输出选择信号SEL1_0。
自校准比较器阵列自校准过程分为两步:第一步为自校准比较器阵列初始化过程,第二步为自校准过程;
自校准比较器阵列初始化过程,从自校准比较器0开始,依次选则比较器1,比较器2……比较器n。例如当选择自校准比较器0时,如图3所示:SEL1_0为1,N0_0到N0_k打开。自校准初始化时时序控制电路控制SEL2_k为高电平,SEL2_0到SEL2_k-1为低电平,故只有与组内最高参考电压相连的P管即P0_k打开,其它P管关闭,组内最高参考电压REF_k接比较器负端。随后时序控制电路控制SEL1_0变低,N0_0到N0_k关闭,锁存器维持电平不变,即维持P0_k打开,其它P管关闭,自校准比较器0的负端维持组内最高参考电压REF_k,自校准比较器0完成初始化。以此类推,完成比较器1到比较器n的初始化。初始化结束后,自校准比较器阵列中所有自校准比较器负端均接组内最高参考电压。
进入自校准过程时,从自校准比较器0开始,依次选择自校准比较器1,自校准比较器2,……自校准比较器n。例如当选择自校准比较器0时,时序控制电路控制SEL1_0为1,SEL1_1到SEL1_n为0,如图2所示,参考电压模块传输门T_0打开,T_1到T_n关闭,参考电压REF6输出到REF_VO,经选择器模块接到自校准比较器阵列所有自校准比较器的VP端。因SEL1_0为1,自校准比较器0的选通N管N0_1到N0_k打开,自校准比较器0开始自校准,同时因SEL1_1到SEL1_n为0,自校准比较器1到自校准比较器n选通N管关闭,自校准比较器1到自校准比较器n的负端维持组内最高参考电压不变。自校准比较器0自校准时,时序控制电路控制SEL2_k到SEL2_0依次输出高电平,依次打开P0_k,P0_k-1……,自校准比较器0的负端依次从高到低选择参考电压REF_k,REF_k-1……,直到其中一个参考电压低于自校准比较器正端(VP端)电压REF6,自校准比较器0输出1,因自校准比较器1到自校准比较器n在自校准初始化过程中的负端电压锁存参考组中的最大参考电压,该电压大于参考电压REF6,故自校准比较器1到自校准比较器n输出为0。自校准比较器阵列的输出进入编码器,编码器对自校准比较器阵列输出的1的个数进行计数,因仅有自校准比较器0输出为1,其它自校准比较器输出为0,故编码器输出为1,编码器输出进入时序控制电路,与时序控制电路中的计数器2的输出CO2_2比较,因时序控制电路中的计数器2的输出CO2_2在自校准过程时从1开始计数,两者相同,时序控制电路中的比较器输出1,时序控制电路控制SEL2_0,SEL2_1……SEL1_k状态维持不变,比较器0的负端锁定当前参考电压维持不变。当时序控制电路中的计数器2的输出CO2_2跳变为2,计数器2的输出CO2_1为跳变为1时,SEL1_0输出低电平,自校准比较器0的选通N管关闭,当前参考电压锁存到比较器负端,自校准比较器0完成自校准。随后时序控制电路控制SEL1_1为1,SEL1_0,SEL1_2到SEL1_n为0,开始对自校准比较器1进行自校准。参考电压模块传输门T_1打开,T_0,T_2到T_n关闭,参考电压REF8输出到REF_VO,经选择器模块接到自校准比较器阵列所有自校准比较器的VP端。自校准比较器1的选通N管SEL2_k,SEL2_k-1……SEL2_0依次出现一拍高电平,自校准比较器1的负端依次从参考电压组REFk,REFk-1......REF0中选取参考电压,自校准比较器1负端参考电压依次递减。直到其中一个参考电压小于REF8,自校准比较器1输出1,因自校准比较器0负端电压在自校准后锁存的电压小于参考电压REF6,参考电压REF8大于参考电压REF6,故自校准比较器0输出1,同时自校准比较器2到自校准比较器n在自校准初始化过程中的负端电压锁存参考组中的最大参考电压,该电压大于参考电压REF8,故自校准比较器2到自校准比较器n输出为0。自校准比较器阵列的输出经编码后输出2,与计数器2的输出CO2_2进行比较,因时序控制电路中CO2_2此时为2,两者相同,比较器输出1,控制SEL2_0,SEL2_1……SEL1_k状态维持不变,比较器1的负端参考电压维持当前电压不变,当时序控制电路中的计数器2的输出CO2_2跳变为3,计数器2的输出CO2_1为跳变为2时,SEL1_1输出低电平,自校准比较器1的传输N管关闭,该电压锁存到自校准比较器1的负端。自校准比较器1完成自校准。依次执行,直到所有自校准比较器负端锁存一个适当的参考电压,自校准比较器阵列完成自校准过程。
如图4所示时序控制逻辑原理图,由图可知,时序控制逻辑包含三个计数器,两个译码器,一个比较器,一个二选一逻辑,一个二或门。计数器1的输出CO1,计数器2的输出CO2_1接二选一逻辑,二选一逻辑输出接译码器1,译码器1的输出SEL1_0到SEL1_n接参考电压模块和自校准比较器阵列。计数器2的输出CO2_F接二或门,二或门另一输入接EN1,输出接计数器3的SET端,用于置计数器3输出置1。计数器2的输出CO2_2接比较器输入,比较器另一输入DA端接编码器的输出。比较器的输出接计数器3的控制端CONTRL,当CONTRL信号为1时,接计数器3停止计数,且输出不变。计数器3的输出接译码器2,接译码器2的输出SEL2_0到SEL2_k接自校准比较器阵列。计数器1,计数器2,计数器3的时钟端由CLK提供。使能信号EN1接计数器1,二选一逻辑,二或门。使能信号EN2接计数器2,计数器3。当处于自校准初始化过程时,EN1输出高电平,EN2输出低电平。计数器1开始计数从0计数,每个时钟周期加1。二选一逻辑选择计数器1的输出接译码器1。二或门输出为1,计数器3的SET端有效,计数器3输出全1,译码器2的输出最高位SEL2_k为1,译码器2最低位SEL2_0到次高位SEL2_k-1为0。译码器1对计数器1的输出CO1进行译码,SEL1_0,SEL1_1……SEL1_n依次出现一拍的高电平,自校准比较器阵列从自校准比较器0开始,因SEL2_k为1,比较器负端依次锁定该组电压最高的电平。
初始化完成后,进入自校准过程,使能信号EN1为0,使能信号EN2为1。计数器1停止计数,且输出全零。计数器2,计数器3开始计数。二选一逻辑选择计数器2的CO2_1输出。CO2_1从零开始计数,每k+1时钟周期加1。CO2_2从1开始计数,每k+1时钟周期加1。CO2_F在每k+1时钟周期输出一拍的高电平,用于计数器3的置1。计数器3从最大值开始计数,每个时钟周期减1,当CONTRL信号为1,计数器3停止计数并维持当前值不变,直到CONTRL信号为0,或置1信号SET为1时才发生变化。自校准过程刚开始时,计数器2的输出CO2_2为1,计数器2的输出CO2_1为0,并维持k+1个时钟周期。译码器1对CO2_1进行译码,SEL1_0输出高电平,SEL1_1到SEL1_n输出低电平,并维持k+1个时钟周期。自校准比较器0的传输N管打开,参考电压模块传输门T0打开,参考电压REF6通过传输门T0输出接所有自校准比较器的负端。SEL2_k,SEL2_k-1……SEL1_0依次出现一拍高电平,自校准比较器0的负端依次从参考电压组REFk,REFk-1......REF0中选取参考电压,自校准比较器0负端参考电压依次递减。直到其中一个参考电压小于参考电压REF6,自校准比较器0输出1。因自校准比较器1到自校准比较器n在自校准初始化过程中的负端电压锁存参考组中的最大参考电压,该电压大于参考电压REF6,故自校准比较器1到自校准比较器n输出为0。自校准比较器阵列的输出经编码后输出1,与计数器2的输出CO2_2比较,两者相同,比较器输出1,计数器3的CONTROL信号有效,计数器3停止计数,SEL2_0,SEL2_1……SEL1_k状态维持不变,比较器0的负端参考电压维持不变。当计数器2的输出CO2_2跳变为2,计数器2的输出CO2_1为跳变为1时,SEL1_0输出低电平,自校准比较器0的传输N管关闭,比较器0的负端校准电压被锁存,计数器3置1。SEL1_1输出高电平,并维持k+1个周期,自校准比较器1的传输N管打开,参考电压模块传输门T1打开,参考电压REF8通过传输门T1输出接所有自校准比较器的正端。SEL2_k,SEL2_k-1……SEL2_0依次出现一拍高电平,自校准比较器1的负端依次从参考电压组REFk,REFk-1......REF0中选取参考电压,自校准比较器1负端参考电压依次递减。直到其中一个参考电压小于REF8,自校准比较器1输出1,因自校准比较器0负端锁存的电压小于参考电压REF6,参考电压REF8大于参考电压REF6,自校准比较器0输出1,自校准比较器2到自校准比较器n在自校准初始化过程中的负端电压锁存参考组中的最大参考电压,该电压大于参考电压REF8,故自校准比较器2到自校准比较器n输出为0。自校准比较器阵列的输出经编码后输出2,与计数器2的输出CO2_2比较,两者相同,比较器输出1,计数器3停止计数,SEL2_0,SEL2_1……SEL1_k状态维持不变,比较器1的负端参考电压维持不变,当SEL1_1输出低电平,自校准比较器1的传输N管关闭,该电压锁存到自校准比较器1的负端。自校准比较器1完成自校准,下一时刻开始自校准比较器2的校准。依次执行,直到所有自校准比较器完成校准。自校准过程完成后,EN1,EN2输出为0,译码器1输出全零,电路可以进行正常模数转换。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (9)
1.一种高精度自校准模数转换电路,其特征在于:包括参考电压模块,选择器,自校准比较器阵列,编码器,时序控制电路;
自校准比较器阵列:由n+1个自校准比较器组成,分别表示自校准比较器阵列的不同高低位,所有自校准比较器正端VP端接一起,接选择器的输出;负端根据自校准比较器在自校准比较器阵列的权重不同,连接不同的参考电压组,参考电压组内的电压选择由时序控制电路输出的选择信号SEL1_0到SEL1_n控制;每个自校准比较器的输出连接编码器;
参考电压模块:参考电压模块产生与电源电压,温度无关的m+1个参考电压REF0到REFm;参考电压根据比较器的位数划分n+1组,一组参考电压与一个自校准比较器相连;每组参考电压包含k+1个连续参考电压;参考电压模块接收时序控制电路SEL1_0到SEL1_n的选择信号,选择指定参考电压作为输出电压接选择器的输入端;
选择器:接收外界输入电压,接收参考电压模块的输出电压;电路工作在自校准过程,选择参考电压模块的输出电压,电路工作在模数转换过程,选择外界输入电压,选择器输出接每个自校准比较器的正端VP端;
编码器:接收自校准比较器阵列的输出,对自校准比较器阵列输出1的个数进行计数,并将计数结果送往时序控制电路;
时序控制电路:输出选择信号SEL1_0到SEL1_n接参考电压模块,用于在自校准比较器自校准过程依次从低到高选择指定电压输出到选择器;同时选择信号SEL1_0到SEL1_n还接自校准比较器阵列,用于在自校准过程依次从低到高选择自校准比较器;输出选择信号SEL2_0到SEL2_k接自校准比较器阵列,用于在自校准比较器自校准过程从k+1个参考电压中选取一个电压送往自校准比较器的负端,自校准比较器自校准完成后,指定参考电压锁存到自校准比较器的负端。
2.根据权利要求1所述的一种高精度自校准模数转换电路,其特征在于:参考电压模块由带隙基准电源产生两个与电源电压,温度无关的基准电压VPLUS、MIUNUS,两个带隙基准电源之间串联m+2个相同阻值的电阻,将电压均匀分成m+1等分,其中REF0为最低输出参考电压,REFm为最高输出参考电压,相邻相参考电压间隔(VPLUS-MIUNUS)/m+2;从m+1个参考电压中等间隔输出n+1个电压接传输门T_0,…,T_n;传输门由选择信号SEL1_0到SEL1_n控制,选择信号为1时传输门打开,相应电压作为输出电压传到端口REF_VO输出。
3.根据权利要求1所述的一种高精度自校准模数转换电路,其特征在于:自校准比较器0表示自校准比较器阵列的最低位,负端电压选择REF0到REFk,共k+1个参考电压,自校准比较器1为次低位,负端电压选择从REF2到REF2+k,依此类推,对于自校准比较器i,负端电压选择从REF(2*i)到REF(2*i+k),自校准比较器n的负端电压选择REF(2*n)到REF(2*n+k),且2*n+k=m。
4.根据权利要求3所述的一种高精度自校准模数转换电路,其特征在于:自校准比较器i(i=0,1,…,n)包括一个比较器i,k+1个N管,k+1个P管,2k+2个反相器;每两个反相器以互推结构组成锁存器,共k+1个锁存器,锁存器的输出接P管的控制端,k+1个P管的输入端依次接组内参考电压REF(2*i),REF(2*i+1)…,REF(2*i+k);k+1个P管的输出端统一接到比较器i的负端;锁存器的输入接N管的输出,共有k+1个N管,分别依次记为N0_0,N0_1,…,N0_k;k+1个N管的输入依次接组内电压选择信号即对应的输出选择信号(SEL2_0,SEL2_1,…,SEL2_k),k+1个N管的控制端统一接比较器选择信号SEL1_i。
5.根据权利要求4所述的一种高精度自校准模数转换电路,其特征在于:自校准比较器阵列自校准过程分为两步:第一步为自校准比较器阵列初始化过程,第二步为自校准过程;
自校准比较器阵列初始化过程,对自校准比较器i进行如下处理,其中i从0开始依次至n;
控制SEL1_i为1,N0_0到N0_k打开;控制SEL2_k为高电平,SEL2_0到SEL2_k-1为低电平,故只有与组内最高参考电压相连的P管即P0_k打开,其它P管关闭,组内最高参考电压REF_k接比较器负端;随后控制SEL1_i变低,N0_0到N0_k关闭,锁存器维持电平不变,即维持P0_k打开,其它P管关闭,自校准比较器i的负端维持组内最高参考电压REF_k,自校准比较器i完成初始化;
初始化结束后,自校准比较器阵列中所有自校准比较器负端均接组内最高参考电压;
进入自校准过程时,对自校准比较器i进行如下处理,其中i从0开始依次至n;
控制SEL1_i为1,其余选择信号SEL1_j为0,i≠j;参考电压模块传输门T_i打开,其余传输门关闭,参考电压REF(2*i+k)输出到REF_VO,经选择器模块接到自校准比较器阵列所有自校准比较器的VP端;自校准比较器i自校准时,时序控制电路控制SEL2_k到SEL2_0依次输出高电平,依次打开P0_k,P0_k-1……,自校准比较器i的负端依次从高到低选择参考电压REF_k,REF_k-1……,直到其中一个参考电压低于自校准比较器正端电压REF(2*i+k),自校准比较器i输出1,其余自校准比较器输出为0;当SEL1_i输出低电平,自校准比较器i的选通N管关闭,当前参考电压锁存到自校准比较器i负端,自校准比较器i完成自校准;当所有自校准比较器负端均锁存一个参考电压,自校准比较器阵列完成自校准过程。
6.根据权利要求1所述的一种高精度自校准模数转换电路,其特征在于:自校准比较器阵列的输出经编码器编码后送入时序控制电路,所述的编码用于将自校准比较器阵列的输出中1的个数进行计数,并将计数结果送往时序控制电路。
7.根据权利要求1所述的一种高精度自校准模数转换电路,其特征在于时序控制电路包括三个计数器,两个译码器,一个比较器,一个二选一逻辑,一个二或门;
计数器1的输出CO1,计数器2的输出CO2_1接二选一逻辑,二选一逻辑输出接译码器1,译码器1的输出SEL1_0到SEL1_n接参考电压模块和自校准比较器阵列;计数器2的输出CO2_F接二或门,二或门另一输入接使能信号EN1,二或门输出接计数器3的SET端,用于计数器3输出置1;计数器2的输出CO2_2接比较器输入,比较器另一输入DA端接编码器的输出;比较器的输出接计数器3的控制端CONTRL,当CONTRL信号为1时,计数器3停止计数,且输出不变;计数器3的输出接译码器2,译码器2的输出SEL2_0到SEL2_k接自校准比较器阵列;计数器1,计数器2,计数器3的时钟端由CLK提供;使能信号EN1接计数器1,二选一逻辑,二或门;使能信号EN2接计数器2,计数器3。
8.根据权利要求1所述的一种高精度自校准模数转换电路,其特征在于:所述的时序控制电路控制逻辑如下:
进行自校准初始化:
EN1输出高电平,EN2输出低电平;计数器1开始从0计数,二选一逻辑选择计数器1的输出接译码器1;译码器1的输出SEL1_0到SEL1_n依次出现高电平;二或门输出为1,计数器3的SET端有效,计数器3输出全1,译码器2输出的最高位SEL2_K为1,译码器2输出的最低位SEL2_0到次高位SEL2_k-1为0,初始化完成;
进入自校准过程:
EN1输出低电平,EN2输出高电电平;计数器1停止计数,且输出全零。计数器2,计数器3开始计数;二选一逻辑选择计数器2的CO2_1输出;CO2_1从零开始计数,每K+1时钟周期加1;CO2_2从1开始计数,每K+1时钟周期加1;CO2_F在每K+1时钟周期输出一拍的高电平,接二或门,用于计数器3的置1;计数器3从最大值开始计数,每个时钟周期减1,当CONTRL信号为1,计数器3停止计数并维持当前值不变,直到CONTRL信号为0,或置1信号SET为1时才发生变化;自校准过程完成后,EN1,EN2输出为0,计数器2的输出CO2_1全零,译码器1输出全零。
9.一种高精度自校准模数转换方法,其特征在于包括如下步骤:
S1、进行比较器阵列自校准过程:
第一步,进行自校准初始化,参考电压模块产生与电源电压,温度无关的m+1个参考电压,将m+1个参考电压分成n+1组,每组参考电压的最高电压依次锁存到比较器阵列中对应自校准比较器的负端;
第二步,进行自校准,通过时序控制电路依次从低到高选择指定电压输出到所有自校准比较器的正端,同时时序控制电路控制从自校准比较器的最低位开始,自校准比较器负端依次从指定一组参考电压中按照由大到小的顺序选取一个参考电压与正端电压比较,若参考电压小与自校准比较器正端电压,自校准比较器的输出1,否则输出0,编码器模块对自校准比较器阵列中的1的个数进行计数,并将计数的结果与时序控制电路中的计数结果进行比较,若结果相同,时序控制电路产生控制信号将该参考电压锁存到自校准比较器的负端;重复该过程直到所有自校准比较器的负端都锁存一个指定电压,比较器阵列自校准过程完成;
S2、外界输入电压进行正常模数转换。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110738663.3A CN113437973B (zh) | 2021-06-30 | 一种高精度自校准模数转换电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110738663.3A CN113437973B (zh) | 2021-06-30 | 一种高精度自校准模数转换电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113437973A true CN113437973A (zh) | 2021-09-24 |
CN113437973B CN113437973B (zh) | 2024-07-12 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114415564A (zh) * | 2022-01-18 | 2022-04-29 | 国家海洋技术中心 | 一种基于拨码开关阵列的旁路电源时序控制电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0354448A2 (en) * | 1988-08-11 | 1990-02-14 | Brooktree Corporation | Analog-to-digital converter |
CN101098147A (zh) * | 2006-06-28 | 2008-01-02 | 英飞凌科技股份公司 | 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络 |
CN109150181A (zh) * | 2018-08-28 | 2019-01-04 | 中科芯集成电路股份有限公司 | 一种自校准的12bit SAR ADC结构及自校准方法 |
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0354448A2 (en) * | 1988-08-11 | 1990-02-14 | Brooktree Corporation | Analog-to-digital converter |
CN101098147A (zh) * | 2006-06-28 | 2008-01-02 | 英飞凌科技股份公司 | 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络 |
CN109150181A (zh) * | 2018-08-28 | 2019-01-04 | 中科芯集成电路股份有限公司 | 一种自校准的12bit SAR ADC结构及自校准方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114415564A (zh) * | 2022-01-18 | 2022-04-29 | 国家海洋技术中心 | 一种基于拨码开关阵列的旁路电源时序控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717542B2 (en) | Analog to digital converter | |
US7924205B2 (en) | Successive approximation type analog/digital converter and operation method of successive approximation type analog/digital converter | |
EP0698315A1 (en) | Algorithmic a/d converter with digitally calibrated output | |
CN107040260B (zh) | 异步逐次逼近型模数转换电路 | |
CN110995265B (zh) | 模数转换器失调误差自动校准方法及系统 | |
CN112751565B (zh) | 一种自校准片内基准电压模块 | |
CN105556847A (zh) | 流水线逐次近似模数转换器 | |
JP2002026731A (ja) | 逐次比較型a/dコンバータ | |
CN110958021A (zh) | 一种高速高精度电流舵数模转换器自校准系统及方法 | |
CN101888246B (zh) | 具有误差校准功能的电荷耦合流水线模数转换器 | |
CN106788429B (zh) | 基于电荷域信号处理的dac失调误差校准电路 | |
CN109361390A (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
US9685972B1 (en) | Asynchronous successive approximation register analog-to-digital converter circuit and method for configuring the same | |
CN106899300A (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
CN102723949B (zh) | 一种适用于流水线型模数转换器的数字后台校正方法 | |
CN100571041C (zh) | 处理磁泡的模拟数字转换器校准 | |
US6218975B1 (en) | Interleaved auto-zero analog-to-digital converter with switching noise compensation | |
CN104038225A (zh) | 具有自适应误差校准功能的电荷耦合流水线模数转换器 | |
US7026972B2 (en) | A/D converter | |
CN113726339A (zh) | 一种基于误差反馈的失调电压降低方法与数据转换器 | |
US11159171B1 (en) | Digital slope analog to digital converter device and signal conversion method | |
JPH02135820A (ja) | 自己較正a―dおよびd―a変換器の補正値の決定方法および装置 | |
CN101621294A (zh) | 一种控制逻辑电路以及一种逐次逼近型模数转换器 | |
CN113437973A (zh) | 一种高精度自校准模数转换电路及方法 | |
CN110138386A (zh) | 一种比较器失调漂移后台校正电路和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |