JPH03160752A - ポリシリコン高抵抗の製造方法 - Google Patents
ポリシリコン高抵抗の製造方法Info
- Publication number
- JPH03160752A JPH03160752A JP1299602A JP29960289A JPH03160752A JP H03160752 A JPH03160752 A JP H03160752A JP 1299602 A JP1299602 A JP 1299602A JP 29960289 A JP29960289 A JP 29960289A JP H03160752 A JPH03160752 A JP H03160752A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cvd
- polysilicon
- silicon oxide
- cvd silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 230000000994 depressogenic effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000001007 puffing effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の分野〕
本発明は、例えば、ＳＲＡＭメモリセルの高抵抗負荷の
ように、ＩＣ中に用いられるポリシリコン高抵抗の製造
方法に関する。
ように、ＩＣ中に用いられるポリシリコン高抵抗の製造
方法に関する。
第２図は従来のこの種ポリシリコン高抵抗の構造の一例
を示す． 従来のポリシリコン高抵抗は、高抵抗のポリシリコン抵
抗層１がＣＶＤシリコン酸化膜２ （ＰＳＧ（Ｐｈｏｓ
ｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＮＳＣ
（ＮｏｎｄｏｐｅｄＳｉｌｉｃａｔｅ Ｇｌａｓｓ）
）の層間絶縁膜に覆われ、このＣＶＤシリコン酸化膜
２上にコンタクト用開口を通してポリシリコン抵抗層１
に接続する＾ｌ配線４が配設され、このＡｌ！配線４を
含む表面全面がプラズマシリコン窒化膜５のパフシベー
シッン膜に覆われた構造になっていた． 〔発明が解決しようとする課題〕 従来の上記のような構造のポリシリコン高抵抗では、パ
フシベーシッン後に抵抗値が下がるという問題点があっ
た。そのため、メモリセルのりペアなどでバフシベーシ
ョン前後で特性が変動してしまうという問題点があった
。
を示す． 従来のポリシリコン高抵抗は、高抵抗のポリシリコン抵
抗層１がＣＶＤシリコン酸化膜２ （ＰＳＧ（Ｐｈｏｓ
ｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）またはＮＳＣ
（ＮｏｎｄｏｐｅｄＳｉｌｉｃａｔｅ Ｇｌａｓｓ）
）の層間絶縁膜に覆われ、このＣＶＤシリコン酸化膜
２上にコンタクト用開口を通してポリシリコン抵抗層１
に接続する＾ｌ配線４が配設され、このＡｌ！配線４を
含む表面全面がプラズマシリコン窒化膜５のパフシベー
シッン膜に覆われた構造になっていた． 〔発明が解決しようとする課題〕 従来の上記のような構造のポリシリコン高抵抗では、パ
フシベーシッン後に抵抗値が下がるという問題点があっ
た。そのため、メモリセルのりペアなどでバフシベーシ
ョン前後で特性が変動してしまうという問題点があった
。
本発明は上記の問題点を解決するためになされたもので
、パッシベーション前後で抵抗値が変動することのない
ポリシリコン高抵抗の製造方法を提供することを目的と
する。
、パッシベーション前後で抵抗値が変動することのない
ポリシリコン高抵抗の製造方法を提供することを目的と
する。
本発明の製造方法は、上記の問題点を解消するために、
層間絶縁膜としてポリシリコン抵抗層を直接覆うＣＶＤ
シリコン酸化膜のほかに、減圧ＣＶＤにより、上記ＣＶ
Ｄシリコン酸化膜を覆う減圧ＣＶＤシリコン窒化膜を形
成することを特徴とするものである． 〔実施例〕 第１図は本発明の製造方法によるポリシリコン高抵抗の
構造の一例を示す． 以下、第１図により本発明の製造方法について説明する
． 先ず、層間絶縁膜としてポリシリコン抵抗層１を直接覆
うＣＶＤシリコン酸化膜２を形成し、このＣＶＤシリコ
ン酸化膜２上に減圧ＣＶＤにより減圧ＣＶＤシリコン窒
化膜３を形成する。
層間絶縁膜としてポリシリコン抵抗層を直接覆うＣＶＤ
シリコン酸化膜のほかに、減圧ＣＶＤにより、上記ＣＶ
Ｄシリコン酸化膜を覆う減圧ＣＶＤシリコン窒化膜を形
成することを特徴とするものである． 〔実施例〕 第１図は本発明の製造方法によるポリシリコン高抵抗の
構造の一例を示す． 以下、第１図により本発明の製造方法について説明する
． 先ず、層間絶縁膜としてポリシリコン抵抗層１を直接覆
うＣＶＤシリコン酸化膜２を形成し、このＣＶＤシリコ
ン酸化膜２上に減圧ＣＶＤにより減圧ＣＶＤシリコン窒
化膜３を形成する。
次に、ＣＶＤシリコン酸化膜２と減圧ＣＶＤシリコン窒
化膜３とからなる層間絶縁膜にコンタクト用開口を設け
、Ａｌを蒸着し、Ａｆ膜をパターニングしてポリシリコ
ン抵抗層ｌに接続するＡ／配線４を形成し、表面全面に
プラズマＣＶＤによりプラズマシリコン窒化膜５のバン
シベーション膜を形成する。
化膜３とからなる層間絶縁膜にコンタクト用開口を設け
、Ａｌを蒸着し、Ａｆ膜をパターニングしてポリシリコ
ン抵抗層ｌに接続するＡ／配線４を形成し、表面全面に
プラズマＣＶＤによりプラズマシリコン窒化膜５のバン
シベーション膜を形成する。
層間絶縁膜としてＣＶＤシリコン酸化膜２に該ＣＶＤシ
リコン酸化膜２を覆う減圧ＣＶＤシリコン窒化膜３を付
加することにより、バンシベーション前後で抵抗値が変
動することが殆んどなくなり、安定した抵抗値を得るこ
とができる。
リコン酸化膜２を覆う減圧ＣＶＤシリコン窒化膜３を付
加することにより、バンシベーション前後で抵抗値が変
動することが殆んどなくなり、安定した抵抗値を得るこ
とができる。
第３図、第４図はそれぞれそ従来のポリシリコン高抵抗
と本発明の製造方法によるポリシリコン高抵抗のパッシ
ベーション前後の抵抗値の変動の実測値を示す。
と本発明の製造方法によるポリシリコン高抵抗のパッシ
ベーション前後の抵抗値の変動の実測値を示す。
イオン注入ｉｔ（ｉ／ｃｄ）を横軸に、シート抵抗（Ω
）を縦軸にし、Ｏはパンシベーション前の値、Δはパッ
シベーション後の値を示す． 本発明の効果は、実測結果により歴然としている。
）を縦軸にし、Ｏはパンシベーション前の値、Δはパッ
シベーション後の値を示す． 本発明の効果は、実測結果により歴然としている。
以上説明したように、本発明によると、パンシベーショ
ン前後で抵抗値が変動することが殆んどなくなり、抵抗
値の安定した高抵抗が得られ、そして、例えば、メモリ
セルのリベアなどで、パッシベーション前後で特性が変
化することがなく、安定した特性が得られるという効果
がある．
ン前後で抵抗値が変動することが殆んどなくなり、抵抗
値の安定した高抵抗が得られ、そして、例えば、メモリ
セルのリベアなどで、パッシベーション前後で特性が変
化することがなく、安定した特性が得られるという効果
がある．
第１図は本発明の製造方法によるポリシリコン高抵抗の
構造の一例を示す説明図、第２図は従来のこの種ポリシ
リコン高抵抗の構造の一例を示す説明図、第３図、第４
図はそれぞれ従来のポリシリコン高抵抗と本発明の製造
方法によるポリシリコン高抵抗のパフシベーシッン前後
の抵抗値の変動の実測値を示す座標図である。 １・・・ポリシリコン抵抗層、２・・・ＣＶＤシリコン
酸化膜、３・・・減圧ＣＶＤシリコン窒化膜、４・・・
＾ｌ配線、５・・・プラズマシリコン窒化膜。 なお図中同一符号は同一または相当する部分を示す．
構造の一例を示す説明図、第２図は従来のこの種ポリシ
リコン高抵抗の構造の一例を示す説明図、第３図、第４
図はそれぞれ従来のポリシリコン高抵抗と本発明の製造
方法によるポリシリコン高抵抗のパフシベーシッン前後
の抵抗値の変動の実測値を示す座標図である。 １・・・ポリシリコン抵抗層、２・・・ＣＶＤシリコン
酸化膜、３・・・減圧ＣＶＤシリコン窒化膜、４・・・
＾ｌ配線、５・・・プラズマシリコン窒化膜。 なお図中同一符号は同一または相当する部分を示す．
Claims (1)
- 【特許請求の範囲】 高抵抗のポリシリコン抵抗層を層間絶縁膜で覆い、該層
間絶縁膜上に上記ポリシリコン抵抗層に接続するＡｌ配
線を配設し、表面全面をパッシベーション膜で覆うポリ
シリコン高抵抗の製造方法において、 層間絶縁膜としてポリシリコン抵抗層を直接覆うＣＶＤ
シリコン酸化膜と該ＣＶＤシリコン酸化膜を覆う減圧Ｃ
ＶＤシリコン窒化膜を形成し、上記ＣＶＤシリコン酸化
膜と減圧ＣＶＤシリコン窒化膜とからなる層間絶縁膜に
上記ポリシリコン抵抗層に対するコンタクト用開口を設
けてＡｌを蒸着し上記ポリシリコン抵抗層に接続するＡ
ｌ配線を形成し、該Ａｌ配線を覆うプラズマシリコン窒
化膜のパッシベーション膜を形成することを特徴とする
ポリシリコン高抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299602A JPH03160752A (ja) | 1989-11-20 | 1989-11-20 | ポリシリコン高抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1299602A JPH03160752A (ja) | 1989-11-20 | 1989-11-20 | ポリシリコン高抵抗の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03160752A true JPH03160752A (ja) | 1991-07-10 |
Family
ID=17874759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1299602A Pending JPH03160752A (ja) | 1989-11-20 | 1989-11-20 | ポリシリコン高抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03160752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500553A (en) * | 1992-08-12 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
-
1989
- 1989-11-20 JP JP1299602A patent/JPH03160752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500553A (en) * | 1992-08-12 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
| US5956592A (en) * | 1992-08-12 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having polysilicon resistors with a specific resistance ratio resistant to manufacturing processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01154551A (ja) | 半導体メモリ集積回路装置及びその製造方法 | |
| JPH10189911A (ja) | キャパシタ及びその製造方法 | |
| JPH03160752A (ja) | ポリシリコン高抵抗の製造方法 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JPH05281251A (ja) | 加速度センサおよびその製造方法 | |
| US5973347A (en) | Semiconductor memory cell having storage electrodes with inclined portions | |
| JPH0382155A (ja) | 半導体メモリセルとその製造方法 | |
| JPS6477961A (en) | Manufacture of semiconductor device | |
| JPS5915489B2 (ja) | 半導体集積回路装置 | |
| JP3317736B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01119054A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JP3006793B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS61216447A (ja) | 半導体装置の製造方法 | |
| JPH02133952A (ja) | 半導体装置 | |
| JP2664544B2 (ja) | 半導体装置 | |
| JPH0322561A (ja) | 半導体装置及びその製造方法 | |
| JPH01199462A (ja) | 半導体装置 | |
| JPH03278566A (ja) | 半導体装置の製造方法 | |
| JPH01244658A (ja) | 高抵抗素子 | |
| JPH01187848A (ja) | キヤパシタおよびその製造方法 | |
| JPH02254751A (ja) | 半導体メモリセル | |
| JPH06169066A (ja) | 半導体装置の製法 | |
| JPH03191562A (ja) | 半導体装置の製造方法 | |
| JPS6262473B2 (ja) | ||
| JPH01281761A (ja) | 半導体装置 |