JPH03160651A - データ再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同転へ冫ドを用いたディジタルオーディオテー
プ再生装置の如きデータ再生装置に関し、特にそのデー
タ再生装置のトラッキングの制御に関するものである． （発明の概要〕 本発明は、回転へ冫ドにより記録媒体から得られる再生
アドレス信号と、装置内部で発生する基準アドレス信号
を比較してトラッキングの制御が行われるデータ再生装
置において、再生アドレス信号の不連続が検出された時
に、上記基準アドレス信号を再生アドレス信号と所定の
差を有した信号にプリセットすることにより、再生アド
レス信号が不連続である時でも速やかなサーボのロック
を図るものである。

（従来の技術〕 回転ヘッド型の記録再生装置として、例えばＲＤＡＴ方
式と呼ばれる回転ヘソド型のディジタルオーディオテー
プレコーダが開発されている．まず、このＲ−ＤＡＴ方
式のテープレコーダのテープフォーマット及びデータフ
ォーマットについて図面と共に説明する． 第３図はそのＤＡＴのテープフォーマソトであって、＋
１１気テーブ１００には第１の回転磁気ヘッドによって
記録されるトラ，ク２Ａと、第２の回転磁気ヘッドによ
って記録されるトラック２Ｂとが、その磁気テープ１０
０の長手方向に対して斜めに交互に形威される，なお、
各ヘソドは互いにアジマス角を異ならせて略１８０゜の
間隔を以て回転ドラムに設けられている。そして、各ヘ
ノドが１回転する間に、それぞれトラック２Ａ．２Ｂが
形威される． １本の１・ラック２Ａ　（２Ｂ）は１セグメントと称さ
れ、１９６個のデータプロノクに分割されている．その
うちの両端部の３４個のブロソク部分がそれぞれ補助デ
ータ領域となり、中央部の１２８プロ・冫クがＰＣＭ領
域である．上記補助データ領域はさらに幾つかの区間に
分割されており、各区間には例えばサブコード，ＰＬＬ
ラン・イン信号等の所定の信号が記録されており、また
無信号区間も設けられている．また、上記区間の１つに
は、トラッキングサーボ用のパイロント信号となるＡＦ
Ｔ信号が記録されている． またＰ　Ｃ　Ｍ　？ＩＩ域には、オーディオ信号をＰＣ
Ｍ化した信号が他の所定のデータと共に記録されている
．このＰＣＭ領域は１２８個のデータブロックからなり
、そのｌブロックの構或は第４図に示すようにされる． 第４図において、ｌブロックは２８８ビットで構成され
、その先頭に８ピント（１シンボル）のブロノク同期信
号が付加され、次に８ビソトのＰＣＭ−　Ｉ　ＤがＩナ
加される。このＰＣＭ−ＩＤの次に、ブロンクアドレス
が付加される。このＰＣＭ■Ｄ及びフ゛ロンクアドレス
の２シンポノレ（ＷＷよ）に関して、単純パリティのエ
ラー検出符号化の処理が行われ、８ビントのパリティが
ブロックアドレスの次に付加される．ブロックアドレス
は、第５図に示すように、最上位ビ７｝（ＭＳＢ）を除
く７ビソトにより構或され、上記最上位ビットが″０″
とされることにより、ＰＣＭプロノクであることが示さ
れる．この７ビ・冫トのフ゛ロノクアドレスは（００）
〜（７Ｆ）（１６進表示）、すなわち「０」〜ｒｌ２７
」と順次変化する．また、ブロックアドレスの下位３ビ
・ノトが（０００）．　　（０１０），　　（１００）
，（１１０）の各ＥＶＥＮブロックに記録されるＰＣＭ
−ＩＤが定められている．また、プロ・ノクアドレスの
下位３ビントが（００１），（０１１），（１０１）．
　　（１１１）の各ＯＤＤフ゛口・冫クアドレスは、Ｐ
ＣＭ−ＩＤのオブショナルコードが記録可能とされてい
る． 上記ＰＣＭ−ＩＤ中には、４ビソトのフレームアドレス
と共に、それぞれ２ビ・冫トからなるＩＤ−ｌ−ＩＤ−
８のモード情報が各ＥＶＥＮプロノクに含まれる．これ
ら各モード情報のうち、例えば１０−２が標本化周波数
（　４８ｋｌｌｚ，４４．１ｋセ．３２ｋｆｉｚ）、Ｉ
Ｄ−３がチャンネル数（２ｃｈ，４ｃｈ）　、Ｉ　Ｄ４
が量子化規則（１６ｂｉｔ，１２ｂｉｔ）　，　　Ｉ　
Ｄ　−　５がトラノクピノチ（１３．５９１　ａｍ．　
２０．４１　ａｍ）に関する各情報とされる。

上記フレームアドレスは４ビットで構成されている。ト
ラック２Ａとトラック２Ｂとに同一のフレームアドレス
が与えられている。すなわち、ヘッドＡ，Ｂの１回転で
形威されるトランク２Ａ２Ｂは、同一のフレームアドレ
スを有している．このフレームアドレスはＥＶＥＮプロ
ソクアドレスのＰＣＭ−ＩＤ区間（Ｗ＋　）に順次繰り
返して記録される。

ところで、上述したテープフオーマ・７ト及びデータナ
オーマントを有するデイジタルオーディオテープレコー
ダにおいては、再生時に上記ＡＦＴ信号に基づいてトラ
ンキングサーボを行うようにしている．すなわち、ヘッ
ドＡ，Ｂから得られる再生信号に含まれるＡＦＴ信号に
基づいてトラ・ンキングエラーを検出し、このエラー信
号に基づいてキャブスタンモータの速度、すなわちテー
プ速度を制御することにより、トラ・ノキングをとるよ
うにしている． このようにＡＦＴ信号を用いてトラッキングサーボを行
う方法は、ヘッドＡ，Ｂのドラムに対する取り付け高さ
及び角度割り等の取り付け精度に高精度を要求すると共
に、ドラムモー夕とキャプスタンモータを共用できない
等の理由から、コストが高くなるという難点がある。

そこで、ごれらの難点を解消するために、ノートラッキ
ング方式と呼ばれるテープ速度の制御方法が提案されて
いる．このノートランキング方式は再生信号から得られ
る上記フレームアドレスを利用する方法であり、再生フ
レームアドレスと基準フレームアドレスを比較すること
により、テープ速度を制御するようにしたものである．
第６図はノートランキング方式を行うようにしたディジ
タルオーディオテーブシステムのサーボ回路の一例を示
し、第７図はそのタイミングチャートを示すものである
． 第６図において、供給リール１０２から繰り出されたテ
ープ１００は、ドラム１０３の周囲に略９０°巻き付け
られた後、キャプスタン１０４及びピンチローラー１０
５により矢印ａ方向に走行されて巻き取りリール１０６
に巻き取られる。ドラ，’．．　１　０　３にはアジマ
ス角の異なるヘノドＡ，　Ｂが略ｌ８０＠間隔で設けら
れている。

再生時には、ヘッドＡ，Ｂは記録時の例えば２０００ｒ
．ｐ，ｍ．から例えば２倍（２倍以上でち良い．）の４
００Ｏｒ，ｐ，ｍ、で同転される。

このヘノドＡ，　　Ｂから交互に得られる再生信号は再
生アンプ１０７．１０８を通してスイノチ１０９の接点
ａ．ｂに加えられる。スインチ１０９はタイミング発生
回路１１０から得られる第７図に示すスイノチングパル
スＳＷＰにより接点ａ，　　ｂを切り換えられる．この
スイソチ１０９からは第７図に示す再生波形が得られる
。この再生波形のＡ，Ｂは、それぞれヘッドＡ，Ｂの再
／ｔ信号（ＲＦ信号）のエンヘロープを示す。この再生
波形を有する再生信号はイコライザ１１１，　　リミッ
タｌ１２を介して復調回路＋１３に送られ、ここで１ン
ンボノレｌＯヒ′ットから！シンボノレ８ヒ゛冫トに復
調される．記録時にはｌシンボルの８ピントは、低域戒
分をなるべく減少させるためにＩＯビットの好ましいパ
ターンに変換するようなディジクル変調の処理を受けて
いるので、これを１シンボル８ビントの元の形に復調す
る必要がある．この復調された信号は後段の再生信号処
理回路に供給されると共に、再生フレームアドレス検出
回路１１４に供給されることにより、第７図に示すよう
に再生フレームアドレスＰＦＡＤが抽出される．この再
生フレームアドレスＰＦＡＤは、テープ速度に応した間
隔で順次に得られ減算回路１１５に供給される。

一方、タイξング発生回路１１０からは第７図に示すよ
うな上記パルスＳＷＰを１６分割するパルス１６ｘｓｗ
ｐが得られ、このパルス１６ＸＳｗｐはｌ／１６分周器
１１６でｌ６分周された後、基準フレームアドレスカウ
ンタ１１７でカウントされる．このカウント値は第７図
に示すように基準フレームアドレスＲＦＡＤとして減算
回路ｌ１５に供給され、上記再生フレームアドレスＰＦ
ＡＤから減算されることにより、第７図に示す減算値が
得られる． 従って、この滅ｘ値はテープ速度を反映した値となって
いる．本実施例においては、この減算値に応してＰＷＭ
　（パルス幅変調）化を行うことにより、テープ速度制
御信号を形威するようにしている． このため先ず加算回路１１Ｂにおいて、上記減算値に「
＋８Ｊの値を加算し、この加算値をチッチ回路１１９で
ラッチするようにしている。上記パルス１６ＸＳＷＰは
カウンタからなるクリア回路１２０で１６個ずつカウン
トされて第７図に示すラッチパルスが発生され、このラ
ッチパルスで王記加算値がランチされる。また、パルス
１６×ＳＷＰはダウンカウンタ１２１でカウントダウン
され、このカウント値と上記ラッチされた加算値とが比
較回路１２２で比較されることにより、この比較回路１
２２より第７図に示すような上記減算値に応してデュー
ティ比が変化するコントロールパルスを得ることができ
る． 第７図の例では、基準フレームアドレスＲＦＡＤｒＯＪ
，’ＩＪ，　　’２Ｊに対して再生フレームアドレスＰ
ＦＡＤはｒ２，，　　ｒ３，，　　ｒ４，．・・・とな
っているので、上記減算値は「２」である．従って、こ
の例では、テープ速度を遅くする必要がある．このため
に「＋８」を加算して、定常速度時におけるコントロー
ルパルス（デューティ比５０％）のデューティ比をテー
プ速度を遅くする方向に決定するようにしている． 上記コントロールパルスはローパスフィルター１２３を
通しることにより、速度制御信Ｂとなり、加算器１２４
及びドライブ回路１２５を通して上記キャプスタン１０
４を駆動するキャプスクンモーター１２７の速度を制御
する．このモーターｌ２７には別に通常の速度サーボル
ープが設けられていて、モーター１２７の速度をＦＧ（
周波数発電機）等の速度検出器１２８で検出し、この速
度検出信号を周波数電圧変換回路１２９で電圧に変換し
、この電圧を加算器１２４で上記速度制御｛３号から減
算するようにしている． 以上説明したノートラッキング方式によれば、従来のＡ
ＦＴ信号を用いたトラソキングサーボ回路を省略するこ
とができる．また、ヘッドＡ，　　Ｂの取り付け精度も
特に高精度である必要がない．さらにキャプスタンモー
タ１２７とドラムモーターとを共用することができる、
等の利点を得ることができる． 〔発明が解決しようとする課題〕 このようなノートラ／キング方式を用いたデータ再生装
置では、例えばいわゆる“つなぎとり”を行ったテープ
を再生する場合に過渡的に大きなサーボロノクの乱れが
生ずることがある。

すなわち、ノートランキング方式において、連の記録し
たデータに続いて他のデータを記録した際には、その記
録テープ上でフレームアドレスがとぶことがある．する
と、そのフレームアドレスの不連続によって、再生フレ
ームアドレスと基準フレームアドレスとの減算値も大き
く変化する．その結果、一般のサーボ回路の応答速度で
はその変化に追従するのが困難であり、さらには過渡的
に大きなサーボの乱れが生しる． また、再生のスタート直後では、再生フレームアドレス
と５２フレームアドレスの差が一定ではなく、その結果
、サーボが安定するまでに、その場合によって時間差が
生じている． そこで、本発明は上述の技術的な課題に鑑み、再生アド
レス信号が不連続である時でも速やかなサーボの口冫ク
を実現するデータ再生装置の提供を目的とする。

〔０！題を解決するための手段〕 −ヒ述の目的を達戒するために、本発明のデータ再生装
置は、データと共にアドレス信号が記録されている記録
媒体を記録時の複数倍の速度で回転する回転ヘッドに巻
回させて走行させ、回転ヘッドから得られる再生信号に
含まれる上記アドレス信号を抽出し、その抽出された再
生アドレス信号と装置内部で発生された基準アドレス信
号を比較し、両アドレス信号の差が一定となるように上
記記録媒体の走行を制御するものであって、上記再生ア
ドレス信号の不連続が検出された時に、上記基準アドレ
ス信号をその再生アドレス信号と上記一定の差をもった
信号にプリセソトすることを特徴とする。

〔作用〕

再生アドレスが不連続な場合に、サーボの乱れが生ずる
ことから、まず、その再生アドレスが不連続であること
を検出する．そして、検出した結果によって再生アドレ
スが不連続な場合には、基準アドレス信号を再生アドレ
ス信号を所定値だけオフセットした信号にプリセットす
る．すると、このプリセットによって記録媒体の走行の
制御には、オフセント分のみからなる比較結果が使用さ
れることになり、大きなサーボの乱れが防止されること
になる． 〔実施例〕 本発明の好適な実施例を図面を参照しながら説明する． 第ｌ図は前述した第６図のノートラッキング方式を行う
ようにしたデータ再生装置に本発明を適用した実施例を
示すものである． 第１図６こ示すように、本実施例のデータ再生装置は、
リミッタからのＲＦ信号が入力する復調回ｒ８Ｉと、デ
ータを記憶するためのＲＡＭ　（ランダム・アクセス・
メモリ）２と、再生フレームアドレス信号の不連続を検
出する不連続検出回路３と、サーボをロックし得る一定
のアドレス信号の差に対応したオフセット値を与えるオ
フセント回路４と、読み出しアドレス（基準フレームア
ドレス）信号を発生させる読み出しアドレス発生回路５
を有しており、さらに再生フレームアドレス信号と読み
出しアドレス信号を比較するための減算回路６と、ＰＷ
Ｍ　（パルス＄ＦＡ変ｔＡ）発生回路７と、積分回路８
と、キャブスタンモーター９を有している。

上記復調回路１は、リミッタを通して供給されたＲＦ信
号から同期パターンの検出を行い、１０ビットのデータ
を８ビットに変換する．この復調回路ｌからは再生デー
タと４ビットの再生フレームアドレス信号が取り出され
る。再生データはＲＡＭ２に送られる．再生フレームア
ドレス信号はそのＲＡＭ２の書き込みアドレスとして用
いられる． 上記ＲＡＭ２は、復調回路１で再生されたデータを記憶
するためのメモリである．誤り訂正回路を用いた誤り訂
正が行われた後、Ｄ／Ａ変換器に対してデータが読み出
される．このデータの読み出しは、上記読み出しアドレ
ス発生回路５によって発生する４ビットの読み出しアド
レス信号が用いられる。

上記不連続検出回路３は、復調回路ｌで再生された再生
フレームアドレス信号の不連続を検出する機能を有する
．すなわち、再生フレームアドレス信号は通常の場合’
ＯＪ．’ＩＪ，”２Ｊ．・・・と増加していくが、いわ
ゆる“゜つなぎとり”を行った場合では、ｒｌ，，　　
ｒ２Ｊ，　　ｒＩＪ・・・のように再生フレームアドレ
ス信号が連続的にならずに跳ぶことになる．このような
場合に、本不連続検出回路３は、その不連続を検出して
、不連続が生していることを示す信号を上記読み出しア
ドレス発生回路５に対して出力する。

−Ｅ記オフセット回路４は、不連続が生じた場合に、不
連続となった再生フレームアドレス信号にサーボをロッ
クする一定の差の値である「８」を加算し、その加算さ
れたアドレス信号（４ビット）を読み出しアドレス発生
回路５に送る回路である． ここで、そのようなオフセット値として「８」を写える
理由は次のように説明される．第２図は１６分割された
ＲＡＭ２のメモリマップである．このＲＡＭ２は第２図
に示すように、巡回して指定される１６個のメモリエリ
アＭＡ●〜ＭＡ．ｓを有しており、再生フレームアドレ
スによって、その中の１つのメモリエリアが指定され、
その指定されたメモリエリアに書き込みが行われる．こ
のようなＲＡＭ２において、書き込みにかかるメモリエ
リアと読み出しにかかるメモリエリアを、領域上最も離
れるようにすることで、書き込みアドレス（再生フレー
ムアドレス）や読み出しアドレスが何らかの原囚で変化
した時でも、書き込みと読み出しのメモリエリアが重な
る可能性が小さくなる．このようにｉＪ域上最も離れる
ためには、オフセット値として「８」加算すれば良く、
このようなオフセットを与えることで、余裕を以て書き
込み，読み出しを行うことが可能となり、メモリの作動
のマージンが大きくなる。例えば、現在の再生フレーム
アドレス信号が’Ｏｈ」　（１６進表示）の場合、図中
斜線で示す領域Ｍ　Ａ　ｏが書き込みにかかる領域とな
るが、読み出しにかかる領域を図中敗点を付して示す領
域ＭＡ．　、すなわち読み出しアドレス信号を’８ｈＪ
　　（１６進表示）とすることで最もマージンを大きく
することができる． 次に、上記読み出しアドレス発生回路５は、外付けされ
たクリスタルを用いて装置内部で基準アドレス信号であ
る読み出しアドレス信号を発生させている．その読み出
しアドレス信号は、ＲＡＭ２に供給されると共に、サー
ボのために減算回路６にも供給される．ここで、通常の
ように再生フレームアドレス信号が連続する場合、読み
出しアドレス発生回路５は、上記クリスタルの発振に基
づき、正確に読み出しアドレス信号を連続的に発住させ
る．ところが、上記不連続検出回ｌｆｊ３によって再生
フレームアドレス信号に不連続が検出された時では、不
連続が発生した再生フレームアドレス信号にオフセット
回路４によって「８」加算されたアドレス信号が、その
オフセノト回路４から読み出しアドレス発生回路５に送
られる．そして、出力される読み出しアドレス信号がそ
のオフセット回路４からの「８」加算されたアドレス信
号にプリセントされることになる． 上記減算回路６は、再生フレームアドレス信号と基準ア
ドレス信号である読み出しアドレス信号の差をとるため
の回路である．この減算回路６で計算された再生フレー
ムアドレス信号と読み出しアドレス信号の差の情報は、
次のＰＷＭ発生回路７に送られる． 上記ＰＷＭ発生回路７は、減算回路６からの再生フレー
ムアドレス信号と読み出しアドレス信号の差の情報に応
して、所要のデューティのパルスを発生させる。例えば
、上記差が「８」である時には、デューティが５０％の
信号が発生され、その信号が次の積分回路８に送られる
。また、上記差が「８」ではなく、「７」や「９」或い
はその他の数である時には、それに応したデューティの
信号が次の積分回路８にサーボ情報として送られること
になる。

上記禎分回路８は、上記ＰＷＭ発生回路７からのパルス
を積分し、上記キャプスクンモーター９を駆動するため
の電圧を発住させる回路である。

例えば、上記ＰＷＭ発生回路７からのパルスのデューテ
ィが５０％からずれた時では、キャプスクンモーター９
を加速したり減速したりする信号が出力される． 上記キャプスクンモーター９は、磁気テープの走行を制
御するためのモーターであり、本実施例では、回転ヘッ
ドが一定の回転数となるために、サーボのロノクはキャ
プスクンモーター９が使用される．このキャプスクンモ
ーター９は、積分回路８からの電圧によって制御される
． 次に、本実施例のデータ再生装置の動作について説明す
る． まず、ノートラッキング方式による通常の動作について
説明すると、ＲＦ信号に基づいて上記復調回路ｌからは
再生フレームアドレス信号が復調される．この再生フレ
ームアドレス信号は通常の場合その値が順に連続的に変
化して行く．その再生フレームアドレス信号はＲＡＭ２
に送られ、そのアドレス値により対応するデータを所定
のメモリマンブ（第２図参照）のメモリエリアＭ　Ａ　
ｅ〜Ｍ　Ａ　＋　ｓに記憶させる．また、その再生フレ
ームアドレス信号はオフセット回路４や不連続検出回路
３に送られるが、再生フレームアドレス信号は連続的で
あるために、不連続検出回路３からの信号によって読み
出しアドレス発生回路５におけるプリセット動作が行わ
れることはない．このような再生フレームアドレス信号
の復調と並行して、基準アドレス信号である読み出しア
ドレス信号も読み出しアドレス発生回路５で生戒される
．この読み出しアドレス信号は、ＲＡＭ２へ読み出しに
かかるメモリエリアＭＡ．〜ＭＡＩＳを指定するために
供給されると共に、減算回路６にも供給される．そのｆ
Ｉｉ算回路６では、その読み出しアドレス信号と再生フ
レームアドレス信号が入力し、比較のための両者の減算
が行われる．例えば、その減算した結果が一定の値「８
」であるならば、次のＰＷＭ発生回路７ではディーティ
が５０％のパルスが出力される。その減算した結果が「
８」以外の「７」や「９」等の数である時には、キャプ
スクンモーター９を加速したり、減速したりするための
パルスがＰＷＭ発生回路７から出力される。従って、減
算回路８０減算結果が一定値ｒＢＪである時、サーボ口
ツタ状態にあることになる．なお、ＰＷＭ発生回路７か
らのパルスは積分回路８で積分され、その積分回路８で
発生する電圧により上記キャプスクンモーター９が制御
される．次に、ノートランキング方弐の本実施例のデー
タ再生装置で、再生フレームアドレス信号の不連続が検
出される時の動作について説明すると、ＲＦ信号に基づ
いて上記復調回路ｌからは再生フレームアドレス信号が
復調されるが、或る時点で再生フレームアドレス信号に
不連続が生じたものとする．すると、その再生フレーム
アドレス信号の不連続が上記不連続検出回路３に検出さ
れる。この不連続検出回路３ｃトよる再生フレームアド
レス信号の不連続の検出により、不連続検出回路３はオ
フセント回路４からの信号を取り込むための制御信号を
読み出しアドレス発生回路５へ送る。オフセット回路４
は、同時に不連続を生じた再生フレームアドレス信号を
取り込み、その再生フレームアドレス信号に一定値であ
るｒＢ，を加算する．例えば、不連続を生した再生フレ
ームアドレス信号がｒｌ４Ｊである時、メモリエリアの
最も遠い領域に対応した「６」がオフセット回路４の出
力するアドレス信号となる．このオフセノト回路４で「
８」加算されたアドレス信号は読み出しアドレス発生回
路５に送られ、その読み出しアドレス発生回路５をプリ
セット、すなわちその読み出しアドレス発生回路５が出
力する読み出しアドレス信号をオフセット回路４から送
られた信号の値に設定する。このように読み出しアドレ
ス発生回路５が出力するアドレス信号がオフセット回路
４により置換されることで、ＲＡＭ２の読み出しにかか
るメモリエリアもその連続性を失って跳ぶことになる．
しかし、減算回路６では、不連続を生した再生フレーム
アドレス信号が人力すると、これと略タイミングを合わ
せてオフセント回路４により置換された読み出しアドレ
ス信号が入力するために、その減算結果は一定の値の「
８」とされる．従って、次のＰＷＭ発生回路７ではデュ
ーティが５０％のパルスが発生され、サーボの口冫クが
大きく乱れるようなことはなく、再生フレームアドレス
信号の不連続が生した時でも、速やかにサーボのロノク
が可能である． また、再生フレームアドレス信号に不連続が生した場合
のみではなく、スタート直後でも、不連続検出回路３．
オフセット回路４を作動させることで、ＲＡＭ２への読
み出しアドレス信号をサーボを速やかにロノクさせる値
に強制的にすることができ、サーボの乱れを抑制できる
． ［発明の効果］ 本発明のデータ再生装置は、上述のように、再生アドレ
ス信号の不連続が検出された時に、基準アドレス信号を
再生アドレス信号をオフセットした信号にプリセットす
るために、速やかにサーボをロックさせることができ、
過渡的な記録媒体の走行の乱れを防止することができる
．

【図面の簡単な説明】

第１図は本発明のデータ再生装置の一例のブロック図、
第２図は上記一例に用いられるＲＡＭのメモリマップ、
第３図は本発明を通用し得るテープフォーマットを示す
図、第４図は上記テープフォーマットにおけるＰＣＭデ
ータブロックフォーマントを示す図、第５図は上記ＰＣ
ＭデータブロックフォーマノトにおけるＷ．，Ｗｔのフ
ォーマノトを示す図、第６図はノートラッキング方式の
データ再生装置の一例を示すブロック図、第７図は第６
ｌ２ｌの例の動作を説明するためのタイミングチャート
である． １・・・復調回路 ２・・・ＲＡＭ ３・・・不連続検出回路 ４・・・オフセット回路 ５・・・読み出しアドレス発生回路 ６・・・減算回路 ７・・・ＰＷＭ発生回路 ８・・・積分回路 ９・・・キャプスクンモーター

Claims (1)

1. 【特許請求の範囲】 データと共にアドレス信号が記録されている記録媒体を
   回転ヘッドに巻回させて走行させ、回転ヘッドから得ら
   れる再生信号に含まれる上記アドレス信号を抽出し、そ
   の抽出された再生アドレス信号と装置内部で発生された
   基準アドレス信号を比較し、両アドレス信号の差が一定
   となるように上記記録媒体の走行を制御するデータ再生
   装置において、 上記再生アドレス信号の不連続が検出された時に、上記
   基準アドレス信号をその再生アドレス信号と上記一定の
   差をもった信号にプリセットすることを特徴とするデー
   タ再生装置。