JPH03155995A - Ｉｃモジュールおよびそれを用いたｉｃカード - Google Patents

Ｉｃモジュールおよびそれを用いたｉｃカード

Info

Publication number
JPH03155995A
JPH03155995A JP2209123A JP20912390A JPH03155995A JP H03155995 A JPH03155995 A JP H03155995A JP 2209123 A JP2209123 A JP 2209123A JP 20912390 A JP20912390 A JP 20912390A JP H03155995 A JPH03155995 A JP H03155995A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
wiring board
module
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2209123A
Other languages
English (en)
Inventor
Yoshimi Yanaka
芳美 谷中
Keiji Miyamoto
宮本　圭二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Publication of JPH03155995A publication Critical patent/JPH03155995A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体素子を内蔵したＩＣモジュール、それ
を用いたＩＣカードならびにＩＣモジュールの製造方法
に係り、さらに詳しくは半導体素子を樹脂封止する構成
に関するものである。
［従来の技術］ 従来、例えばＩＣカード用モジュールを作製する場合、
配線基板上に半導体素子を配置、接続し、その半導体素
子を取り囲むように枠体を配線基板上の固定する。つぎ
にこの半導体素子と枠体との隙間に、多い目のエポキシ
系樹脂やシリコーン系樹脂などの液状粘稠性樹脂を注入
し、その樹脂を硬化させる。その後、半導体素子上に盛
り上がっている余分の樹脂を研磨加工によって除去して
平坦にし、ＩＣカード用モジュールの平面度および厚み
を揃えていた。
［発明が解決しようとする課題］ しかし、前記配線基板が非常に薄く、また半導板上で封
止する樹脂層とを備えたＩＣモジュールの製造方法にお
いて、 前記配線基板上に半導体素子を配置して、その半導体素
子と配線基板とをリード線で接続し、その半導体素子を
封止する樹脂の余剰分を収容する凹部を設けた枠体を前
記配線基板上に固定し、未硬化の樹脂を前記半導体素子
の上から注入して、半導体素子ならびにリード線を覆い
、その注入した樹脂表面を押圧部材で押圧して、余剰の
樹脂を前記枠体の凹部に流し込み、 注入した樹脂を硬化させた後、抑圧部材を樹脂層から剥
離することを特徴とするＩＣモジュールの製造方法。
（ｌＯ）請求項（９）記載において、前記押圧部材の樹
脂当接面に剥離膜が形成されていることを特徴とするＩ
Ｃモジュールの製造方法。
（１１）請求項（９）記載において、前記抑圧部材が透
光性の部材から構成され、注入した樹脂表面をその押圧
部材で押圧した状態で、押圧部材を通して硬化用の光を
樹脂に照射することを特徴と体素子にボンディングする
金線上のボッティング樹脂層の厚みも非常に薄いため、
従来の製造方法では、研磨加工時の外力によって半導体
素子の内部に応力が生じて、半導体素子に対するシール
が不完全になり、半導体素子の性能が劣化する。また研
磨加工時にワイヤボンディングしている金線が切断され
るなどの問題があり、製品不良を生じたり、生産性が悪
くなるなどの欠点があった。
本発明の目的は、このような従来技術における欠点を解
消し、生産性に優れ、しかも品質の高いＩＣモジュール
、それを用いたＩＣカードならびにＩＣモジュールの製
造方法を提供することにある。
［課題を解決するための手段］ この目的を達成するため１本発明は、 配線基板と、その配線基板上に配置されて配線基板に接
続される半導体素子と、その半導体素子を取り囲む枠体
と、前記半導体素子を配線基板上で封止する樹脂層とを
備えたＩＣモジュールを対象とするものである。
そして、前記枠体に半導体素子を封止する樹脂の余剰分
を収容する凹部を設けたことを特徴とするものである。
前記目的を達成するため、さらに本発明は、配線基板と
、その配線基板上に配置されて配線基板に接続される半
導体素子と、その半導体素子を取り囲む枠体と、前記半
導体素子を配線基板上で封止する樹脂層とを備えたＩＣ
モジュールを、カード基板の所定位置に形成されたモジ
ュール収納部に挿入して、前記配線基板の設けられてい
る入出力端子がカード基板から露呈するように固定して
なるＩＣカードを対象とするものである。
そして、前記枠体に半導体素子を封止する樹脂の余剰分
を収容する凹部を設けたことを特徴とするものである。
前記目的を達成するため、さらに本発明は、配線基板と
、その配線基板上に配置されて配線基板に接続される半
導体素子と、その半導体素子を取り囲む枠体と、前記半
導体素子を配線基板上で封止する樹脂層とを備えたＩＣ
モジュールの製造て半導体素子の内部に応力が生じ、そ
のために半導体素子に対するシールが不完全になったり
、ワイヤボンディングしているリード線が切断されるな
どの問題を有効に解消することができる。
［実施例］ 次に本発明の第１実施例を図面とともに説明する。第１
図はＩＣモジュールの樹脂封止前の平面図、第２図は同
じく樹脂封止前の斜視図、第３図はそのＩＣモジュール
の樹脂封止後の平面図、第４図は第３図ＩＶ−ＩＶ線上
の断面図である。
ＩＣモジュール用の配線基板１は例えばガラス繊維を適
量混合分散させたエポキシ樹脂製のもので、縦が７ｍｍ
、横が９ｍｍ、厚さがＱ、１ｍｍの矩形形状のものを使
用している。第４図に示すように配線基板１の片面には
複数の入出力端子９ａが、他方の面に複数のリード端子
９ｂがそれぞれパターニングされている。そして前記入
出力端子９ａとリード端子９ｂは、図示していないスル
ーホールによって電気的に接続されている。
この配線基板１のリード端子９ｂ側には半導体方法を対
象とするものである。
そして、前記配線基板上に半導体素子を配置して、その
半導体素子と配線基板とをリード線で接続し、 その半導体素子を封止する樹脂の余剰分を収容する凹部
を設けた枠体を前記配線基板上に固定し、未硬化の樹脂
を前記半導体素子の上から注入して、半導体素子ならび
にリード線を覆い、その注入した樹脂表面を押圧部材で
押圧して、余剰の樹脂を前記枠体の凹部に流し込み、 注入した樹脂を硬化した後、押圧部材を樹脂層から剥離
することを特徴とするものである。
［作用］ 本発明は前述したように、枠体に半導体素子を封止する
樹脂の余剰分を収容する凹部が設けられている。そのた
め、半導体素子を樹脂封止する際に余剰の樹脂は前記凹
部に流し込むことがきるから、従来のように研磨加工を
必要とせずに、所定の厚さの樹脂層を容易に形成するこ
とができる。
このようなことから、従来のような外力によっ素子３（
縦が５．７ｍｍ、横が５．６ｍｍ＋厚さが０．３ｍｍ）
が配置され、半導体素子３と各リード端子９ｂが金線な
どのリード線１０によってそれぞれ接続される。
この配線基板１上には、縦ならびに横の寸法が配線基板
１と同寸で高さが０．７ｍｍの合成樹脂成形体からなる
枠体２が配置され、接着剤によって配線基板１上に固定
されている。
この枠体２の中央底面には、半導体素子３が十分に挿入
できる大きさの開口４が形成されている。
この間口４の周囲は一段高くなっているとともに、開口
４の周縁に不連続なＬ字形をしたリブ状の規制案内壁５
が４個設けられ、この規制案内壁５と規制案内壁５との
間に凹み状の連絡通路６が４個形成されている。また枠
体２の外周には連続した外周突壁７が設けられており、
この外周突壁７と前記規制案内壁５との間には幅が０．
２ｍｍで深さが０．１〜０．２　ｍｍの連続した溝８が
形成されており、この溝８はそれぞれの連絡通路６と連
通している。
前述のように半導体素子３をワイヤポンデイグし、その
半導体素子３を取り囲むようにして枠体２を配線基板１
上に固定したのち、エポキシ系樹脂またはシリコーン系
樹脂などの液状粘稠性のポツティング樹脂を前記開口４
内に注入する。このボッティング樹脂は、開口４内の空
間部分の容量よりも若干多い目（実施例では３０ｍｇ）
に注入される。そしてポツティング樹脂面に接する面に
薄い剥離膜１１を形成した透明の押圧部材１２で、ボッ
ティング樹脂面を押圧する。このとき第４図に示すよう
に、押圧部材１２の一部が枠体２の外周突壁７に当接し
て、半導体素子３ならびにリード線１０と押圧部材１２
との距離が一定に保持できる。
前記押圧部材１２としては、例えばガラス、ポリカーボ
ネート、エポキシ、ポリエチレンテレフタレートなどの
透明板が使用される。また剥離膜１１は、例えばポリテ
トラフルオロエチレンやシリコーンなどの離型剤を押圧
部材１２に塗布あるいは焼き付けすることによって形成
される。
１ ド基板に接合する際、接着剤のアンカー効果を高めるこ
とができる。
押圧部材１２で樹脂層１３を押圧した状態で、押圧部材
１２から紫外線を１００　ｍＷ／　ｃ　ｍ”で６秒間照
射し、この照射動作を１０回繰り返して樹脂層１３を硬
化させる。樹脂層１３が完全に硬化してから、抑圧部材
１２を樹脂層１３から離す。
この実施例では紫外線の照射によって樹脂層１３を硬化
させる方法を採っているため、抑圧部材１２上に形成さ
れる剥離膜１１は紫外線の透過に支障のない程度の厚み
にする必要がある。
この実施例では紫外線の照射によって樹脂層１３を硬化
させる方法を採っているが１本発明はこれに限定される
ものではなく、例えば外部からの加熱によって樹脂層１
３を硬化させる方法も適用可能である。
この第１実施例、後述する第３実施例ならびに第４実施
例のように、開口４を取り囲むように外周突壁７が設け
られ、この外周突壁７と前記開口４との間に、余剰樹脂
収納部（第１実施例ならびこのように押圧部材１２で未
硬化のポツティング樹脂面を押圧することにより、ポツ
ティング樹脂がそれ自体の流動性で半導体素子３と規制
案内壁５との間に形成されている隙間に入り込んで、半
導体素子３ならびにリード線１０を完全に埋め込む。こ
の際にオーバフローした余剰の樹脂は、規制案内壁５に
当たって連絡通路６に導かれ、そこから溝８内に流れ込
む、このように余剰の樹脂を溝８内に収容することによ
り、ＩＣモジュールの厚さと平面性を確保することがで
きる。
この溝８の有効内容積は、注入される樹脂の最大容量と
封正に必要な樹脂量との差以上、好ましくはポツティン
グ時の樹脂注入量の公差の最大容積にほぼ等しく、本実
施例においては、設定した樹脂注入量３０　ｍ　ｇの約
１０％、すなわち約３ｍｇが収容できる容積とした。
抑圧部材１２の樹脂との当接面を平坦面にせず、梨地面
、波形面あるいはエンボス面などのように小さな凹凸の
ある面にすることにより、ＩＣモジールを他の面５例え
ばＩＣカードを構成するカー２ に第３実施例では溝８．第４実施例では凹部１５）と、
その余剰樹脂収納部（溝８あるいは凹部１５）と開口４
を連通ずる連絡通路６と、その連絡通路６の両側に位置
しかつ開口４に隣接して余剰樹脂を連絡通路６に案内す
る規制案内壁５とが形成された構造では、次のような効
果が得られる。
すなわち、開口４内に注入した樹脂を押圧部材１２で押
圧した際、樹脂は流動しながらその一部が規制案内壁５
に突き当たる、さらに押圧部材１２で押圧することによ
り規制案内壁５によって樹脂の拡散が抑制されて、半導
体素子３と規制案内壁５との間の空隙を完全に樹脂で埋
め、余剰の樹脂のみを規制案内壁５の案内により前記連
絡通路６を通して余剰樹脂収納部（溝８あるいは凹部１
５）に流し込むことができる。このようなことから規制
案内壁５の存在により、半導体素子３ならびにリード線
１０のシールがより確実となる。
第５図ならびに第６図は本発明の第２実施例を説明する
ための図で、第５図は樹脂封止後のＩＣモジュールの平
面図、第６図は第５図■−■線上の断面図である。
この実施例の場合、枠体２は、中央底面に開口４を有し
、外周に突壁７が設けられ、開口４と外周突壁７との間
に余剰の樹脂を収容する段部１４が形成されている。す
なわち第３図において、規制案内壁５が取り除かれた状
態と同じである。このように開口４に隣接してすぐに余
剰の樹脂を収容する段部１４が形成されておれば、余剰
樹脂の収容（流れ込み）が迅速に行われる。
第７図は、本発明の第３実施例を説明するための樹脂封
止前のＩＣモジュールの平面図である。
この実施例の場合、枠体２が開口４と外周突壁７を有し
、この外周突壁７の四辺に開口４と連通ずる連絡通路６
と細長い溝８がそれぞれ独立して形成されている。この
実施例の場合も前記第１実施例と同様に前記連絡通路６
の両側には規制案内壁５．５が形成されている。
この実施例では連絡通路６と溝８とが同じ深さになって
いるが、溝８の方を連絡通路６よりも若干深くすること
もできる。
５ 側が収納部１７の開口に露呈するように挿入され、前記
樹脂層１３と樹脂シート１６ａが接着剤（図示せず）に
よって接着される。
また第１１図に示すように、カード基板１６の表面には
ストライプ状の磁性層１９が形成されている。
前述のＩＣモジュールの製造方法では、押圧部材でボッ
ティング樹脂を押圧し、その状態で樹脂を硬化させ、そ
の後に前記押圧部材を樹脂層から剥離したが、本発明は
これに限定されるものではなく、次のような方法を採用
することも可能である。
すなわち、前記枠体とほぼ等しい大きさに裁断された樹
脂シートを使用し、その樹脂シートでポツティング樹脂
の表面を押圧して平坦にし、その状態で樹脂を硬化させ
、樹脂シートを付けたままのＩＣモジュールを例えばＩ
Ｃカードなどに組み込む方法である。
またこの変形例として、あらかじめ幅広い樹脂シート素
材を準備し、ボッティング樹脂を注入し第８図ならびに
第９図は本発明の第４実施例を説明するための図で、第
８図は樹脂封止前のＩＣモジュールの平面図、第９図は
第８図ａ−ＩＸ線上の断面図である。
この実施例で前記第３実施例と相違する点は、溝８の代
わりに平面形状が円形の凹部１５が形成され、この凹部
１５は連絡通路６よりも若干深くなっている（第９図参
照）点である。この実施例の場合も前記第１実施例と同
様に前記連絡通路６の両側には規制案内壁５，５が形成
されている。
第１０図ならびに第１１図は、これらの実施例によって
得られたＩＣモジュールを搭載したＩＣカードの断面図
ならびに平面図である。
同図に示すように、各樹脂シート１６ａ−１６ｆの積層
体からなるカード基板１６の所定位置に、凹状のモジュ
ール収納部１６が形成されている。
そしてこの収納部１７内に、実施例によって得られたＩ
Ｃモジュール１８が収納、固定される。このＩＣモジュ
ール１８は同図に示すように、樹脂層１３を下にして、
配線基板１の入出力端子９ａ６ た組み立て途中の複数個のＩＣモジュールを整列させ、
その上から前記樹脂シート素材を被せてそれぞれのボッ
ティング樹脂を押圧して表面を平坦にし、その状態で樹
脂を硬化させる。その後に前記樹脂シート素材を枠体と
ほぼ等しい大きさに裁断して、樹脂シート付きのＩＣモ
ジュールを例えばＩＣカードなどに組み込む方法もある
。
前記樹脂シート（樹脂シート素材）としては、例えば塩
化ビニル、ポリエチレンテレフタレート、ポリアミドな
ど各種の合成樹脂が使用可能である。
［発明の効果］ 本発明は前述したように、枠体に半導体素子を封止する
樹脂の余剰分を収容する凹部が設けられている。そのた
め、半導体素子を樹脂封止する際に余剰の樹脂は前記凹
部に流し込むことがきるから、従来のように研磨加工を
必要とせずに、所定の厚さΦ樹脂層を容易に形成するこ
とができる。
このようなことから、従来のような外力によって半導体
素子の内部に応力が生じ、そのために半導体素子に対す
るシールが不完全になったり、ワイヤボンディングして
いるリード線が切断されるなどの問題を有効に解消する
ことができる。
その結果、動作信頼性の高いＩＣモジュールならびにそ
れを用いたＩＣカードを量産性良く製造することができ
る。
【図面の簡単な説明】
第１図は、本発明の第１実施例に係るＩＣモジュールの
樹脂封止前の平面図、 第２図は、同じく樹脂封止前の斜視図、第３図は、その
ＩＣモジュールの樹脂封止後の平面図、 第４図は、第３図ＩＶ−ＩＶ線上の断面図、第５図は本
発明の第２実施例に係る樹脂封止後のＩＣモジュールの
平面図、 第６図は、第５図ｖｒ−ｖｉ線上の断面図。 第７図は、本発明の第３実施例を説明するための樹脂封
止前のＩＣモジュールの平面図、第８図は、本発明の第
４実施例に係る樹脂封止前のＩＣモジュールの平面図、 第９図は、第８図ＩＫ−４線上の断面図、９ 第１０図ならびに第１１図は、これらの実施例によって
得られたＩＣモジュールを搭載したＩＣカードの断面図
ならびに平面図である。 １・・・・・・配線基板、２・・・・・・枠体、３・・
・・・・半導体素子、４・・・・・・開口、５・・・・
・・規制案内壁、６・・・・・・連絡通路、７・・・・
・・外周突壁、８・・・・・・溝、９ａ・・・・・・入
出力端子、９ｂ・・・・・・リード端子、１０・・・・
・・リード線。 １１・・・・・・剥離膜、１２・・・・・・押圧部材、
１３・・・・・・樹脂層、１４・・・・・・段部、１５
・・・・・・凹部、１６・・・・・・カード基板、１７
・・・・・・モジュール収納部、１８・・・・・・ＩＣ
モジュール。 ０

Claims (11)

    【特許請求の範囲】
  1. （１）配線基板と、その配線基板上に配置されて配線基
    板に接続される半導体素子と、その半導体素子を取り囲
    む枠体と、前記半導体素子を配線基板上で封止する樹脂
    層とを備えたＩＣモジュールにおいて、 前記枠体に半導体素子を封止する樹脂の余剰分を収容す
    る凹部を設けたことを特徴とするＩＣモジュール。
  2. （２）請求項（１）記載において、前記凹部の全有効容
    積は、注入される樹脂の最大容量と封止に必要な樹脂量
    との差以上であることを特徴とするＩＣモジュール。
  3. （３）請求項（１）記載において、前記枠体が、中央部
    に半導体素子が挿入できる開口を有し、その開口を取り
    囲むように外周突壁が設けられ、この外周突壁と前記開
    口との間に、余剰樹脂収納部と、その余剰樹脂収納部と
    開口を連通する連絡通路と、その連絡通路の両側に位置
    しかつ開口に隣接して余剰樹脂を連絡通路に案内する規
    制案内壁とが形成されていることを特徴とするＩＣモジ
    ュール。
  4. （４）請求項（１）記載において、前記樹脂層の外表面
    に凹凸が形成されていることを特徴とするＩＣモジュー
    ル。
  5. （５）配線基板と、その配線基板上に配置されて配線基
    板に接続される半導体素子と、その半導体素子を取り囲
    む枠体と、前記半導体素子を配線基板上で封止する樹脂
    層とを備えたＩＣモジュールを、 カード基板の所定位置に形成されたモジュール収納部に
    挿入して、前記配線基板の設けられている入出力端子が
    カード基板から露呈するように固定してなるＩＣカード
    において、 前記枠体に半導体素子を封止する樹脂の余剰分を収容す
    る凹部を設けたことを特徴とするＩＣカード。
  6. （６）請求項（５）記載において、前記凹部の全有効容
    積は、充填される樹脂の最大容量と封止に必要な樹脂量
    との差以上であることを特徴とするＩＣカード。
  7. （７）請求項（５）記載において、前記枠体が、中央部
    に半導体素子が挿入できる開口を有し、その開口を取り
    囲むように外周突壁が設けられ、この外周突壁と前記開
    口との間に、余剰樹脂収納部と、その余剰樹脂収納部と
    開口を連通する連絡通路と、その連絡通路の両側に位置
    しかつ開口に隣接して余剰樹脂を連絡通路に案内する規
    制案内壁とが形成されていることを特徴とするＩＣカー
    ド。
  8. （８）請求項（５）記載において、前記樹脂層の外表面
    に凹凸が形成され、その凹凸面が接着剤を介して前記カ
    ード基板の一部に接着されていることを特徴とするＩＣ
    カード。
  9. （９）配線基板と、その配線基板上に配置されて配線基
    板に接続される半導体素子と、その半導体素子を取り囲
    む枠体と、前記半導体素子を配線基板上で封止する樹脂
    層とを備えたＩＣモジュールの製造方法において、 前記配線基板上に半導体素子を配置して、その半導体素
    子と配線基板とをリード線で接続し、その半導体素子を
    封止する樹脂の余剰分を収容する凹部を設けた枠体を前
    記配線基板上に固定し、未硬化の樹脂を前記半導体素子
    の上から注入して、半導体素子ならびにリード線を覆い
    、その注入した樹脂表面を押圧部材で押圧して、余剰の
    樹脂を前記枠体の凹部に流し込み、 注入した樹脂を硬化させた後、押圧部材を樹脂層から剥
    離することを特徴とするＩＣモジュールの製造方法。
  10. （１０）請求項（９）記載において、前記押圧部材の樹
    脂当接面に剥離膜が形成されていることを特徴とするＩ
    Ｃモジュールの製造方法。
  11. （１１）請求項（９）記載において、前記押圧部材が透
    光性の部材から構成され、注入した樹脂表面をその押圧
    部材で押圧した状態で、押圧部材を通して硬化用の光を
    樹脂に照射することを特徴とするＩＣモジュールの製造
    方法。
JP2209123A 1989-08-11 1990-08-09 Ｉｃモジュールおよびそれを用いたｉｃカード Pending JPH03155995A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20936089 1989-08-11
JP1-209360 1989-08-11

Publications (1)

Publication Number Publication Date
JPH03155995A true JPH03155995A (ja) 1991-07-03

Family

ID=16571654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2209123A Pending JPH03155995A (ja) 1989-08-11 1990-08-09 Ｉｃモジュールおよびそれを用いたｉｃカード

Country Status (3)

Country Link
US (1) US5067008A (ja)
EP (1) EP0412545A3 (ja)
JP (1) JPH03155995A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535105A (ja) * 2002-04-18 2005-11-17 エフシーアイ チップカード用電子マイクロサーキットのコンディショニング方法と、この方法により製造される電子マイクロサーキットモジュール

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2677785A1 (fr) * 1991-06-17 1992-12-18 Philips Composants Procede de fabrication d'une carte a microcircuit.
JP2846167B2 (ja) * 1991-10-09 1999-01-13 株式会社日立製作所 遠心送風機，自動車用空気調和装置の送風機及び遠心送風機を備えた自動車用空気調和装置
DE9114268U1 (de) * 1991-11-15 1992-01-09 Siemens AG, 8000 München Hochspannungs-Isolierscheibe
FR2684235B1 (fr) * 1991-11-25 1999-12-10 Gemplus Card Int Carte a circuit integre comprenant des moyens de protection du circuit integre.
FR2691563B1 (fr) * 1992-05-19 1996-05-31 Francois Droz Carte comprenant au moins un element electronique et procede de fabrication d'une telle carte.
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
JP3142398B2 (ja) * 1992-11-06 2001-03-07 三菱電機株式会社 携帯用半導体装置及びその製造方法
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
FR2730576B1 (fr) * 1995-02-15 1997-04-04 Gemplus Card Int Procede de fabrication de cartes electroniques et cartes obtenues par un tel procede
CA2192076C (en) * 1995-04-13 2000-01-18 Masao Gogami Ic card and ic module
FR2735257B1 (fr) * 1995-06-09 1997-08-29 Solaic Sa Carte laminee a circuit integre
AT1470U1 (de) * 1995-08-01 1997-05-26 Austria Card Laminierte karte und verfahren zu ihrer herstellung
US5817207A (en) * 1995-10-17 1998-10-06 Leighton; Keith R. Radio frequency identification card and hot lamination process for the manufacture of radio frequency identification cards
US6036099A (en) * 1995-10-17 2000-03-14 Leighton; Keith Hot lamination process for the manufacture of a combination contact/contactless smart card and product resulting therefrom
US6441736B1 (en) 1999-07-01 2002-08-27 Keith R. Leighton Ultra-thin flexible durable radio frequency identification devices and hot or cold lamination process for the manufacture of ultra-thin flexible durable radio frequency identification devices
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
JPH09315058A (ja) * 1996-05-30 1997-12-09 Mitsubishi Electric Corp Ｉｃカード
DE69812919T2 (de) 1997-03-10 2003-11-13 Bourgogne Et Grasset Savigny L Marke mit elektronischen chip
FR2760331B1 (fr) * 1997-03-10 1999-04-30 Bourgogne Grasset Jeton a puce electronique
US5877545A (en) * 1997-03-21 1999-03-02 Cummins Engine Company, Inc. Encapsulated printed circuit assembly and method and manufacturing the same
US6208019B1 (en) * 1998-03-13 2001-03-27 Kabushiki Kaisha Toshiba Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
US6241153B1 (en) * 1998-03-17 2001-06-05 Cardxx, Inc. Method for making tamper-preventing, contact-type, smart cards
EP0951068A1 (en) 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
RU2190284C2 (ru) * 1998-07-07 2002-09-27 Закрытое акционерное общество "Техно-ТМ" Двусторонний электронный прибор
FR2805067B1 (fr) 2000-02-15 2003-09-12 Bourgogne Grasset Jeton a puce electronique et procedes de fabrication d'un tel jeton
AU2005329469B2 (en) * 2005-03-23 2012-02-16 Cardxx, Inc. Method for making Advanced Smart Cards with integrated electronics using isotropic thermoset adhesive materials with high quality exterior surfaces
JP4376884B2 (ja) * 2006-09-20 2009-12-02 シャープ株式会社 半導体装置及び、半導体装置の製造方法
DE102010011517A1 (de) * 2010-03-15 2011-09-15 Smartrac Ip B.V. Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung
CN106980891B (zh) * 2017-03-31 2024-02-13 深圳市文鼎创数据科技有限公司 智能卡制卡组件及智能卡制造工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381071A (en) * 1965-04-12 1968-04-30 Nat Semiconductor Corp Electrical circuit insulation method
JPS60157241A (ja) * 1984-01-26 1985-08-17 Mitsubishi Electric Corp 半導体装置
CA1264380C (en) * 1985-01-30 1990-01-09 SEMICONDUCTOR DEVICE BOX WITH INTEGRATED GROUNDING CONDUCTOR AND SIDEWALL
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPS62208651A (ja) * 1986-03-07 1987-09-12 Mitsubishi Electric Corp 半導体パツケ−ジ
KR940003375B1 (ko) * 1986-05-21 1994-04-21 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치 및 그 제조 방법
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005535105A (ja) * 2002-04-18 2005-11-17 エフシーアイ チップカード用電子マイクロサーキットのコンディショニング方法と、この方法により製造される電子マイクロサーキットモジュール

Also Published As

Publication number Publication date
EP0412545A3 (en) 1991-09-25
EP0412545A2 (en) 1991-02-13
US5067008A (en) 1991-11-19

Similar Documents

Publication Publication Date Title
JPH03155995A (ja) Ｉｃモジュールおよびそれを用いたｉｃカード
US6624005B1 (en) Semiconductor memory cards and method of making same
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
EP0398587B1 (en) A method of encapsulation for devices
JP2702012B2 (ja) Ｉｃチップ用支持体
US6680491B2 (en) Optical electronic apparatus and method for producing the same
JPH1174295A (ja) 電子回路のパッケージ方法
US6873034B2 (en) Solid-state imaging device, method for producing same, and mask
JP2874279B2 (ja) 薄型半導体装置の製造方法
JP2001506060A (ja) 基板上へ直接的に電子装置を射出成形封止
JP3337847B2 (ja) 電子部品内蔵カードの製造方法
US7268016B2 (en) Method for manufacturing solid-state imaging devices
JP2002279384A (ja) 携帯可能電子媒体及びその製造方法
KR20110133498A (ko) 복수의 광전자 반도체 컴포넌트들을 생산하는 방법 및 광전자 반도체 컴포넌트
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
KR20190086129A (ko) 엘이디 모듈 및 그 제조방법
JP2021064698A (ja) 発光装置およびその製造方法
JPH0484452A (ja) 樹脂封止型半導体装置
JPH09162210A (ja) ベアチップの封止方法および封止装置
JP2000307033A (ja) 半導体装置及びｉｃカード
JPH0767874B2 (ja) Ｉｃカードの製造方法
JP3073467B2 (ja) 樹脂封止型半導体装置
JPH0546270Y2 (ja)
JPS60189586A (ja) Ｉｃカ−ド用キヤリア
JP2001189331A (ja) 集積回路の樹脂封止方法および厚膜印刷用マスク板