JPH03147341A - プラスチックモールド半導体集積回路 - Google Patents

プラスチックモールド半導体集積回路

Info

Publication number
JPH03147341A
JPH03147341A JP1285634A JP28563489A JPH03147341A JP H03147341 A JPH03147341 A JP H03147341A JP 1285634 A JP1285634 A JP 1285634A JP 28563489 A JP28563489 A JP 28563489A JP H03147341 A JPH03147341 A JP H03147341A
Authority
JP
Japan
Prior art keywords
chip
semiconductor integrated
edge
integrated circuit
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1285634A
Other languages
English (en)
Inventor
Akira Saito
明 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1285634A priority Critical patent/JPH03147341A/ja
Publication of JPH03147341A publication Critical patent/JPH03147341A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＩＣの構造に関するものである。
［発明の概要］ 本発明は、プラスチックモールドＩＣにおいてＩＣチッ
プの周囲に絶縁物を配し、金属ワイヤとチップエッヂと
のエッヂショートと言われる製造工程不良を防ぐことで
ある。
［従来の技術１ 第２図４は、このようなエッヂショートの危険性に対す
る改善をした従来のプラスチックモールドＩＣの断面図
である。
ここで、ＩＣチップをグイボンディングするリードフレ
ーム２０は、ＩＣチップからの金属ワイヤーをボンディ
ングするリードフレーム２１より、若干下げられており
、金属ワイヤー２３とＩＣチップ２２の端部とのエッヂ
ショートが発生しにくいような配慮がされている。
［発明が解決しようとする課題１ しかし、このような構造であっても、エッヂショートに
対する完全な対策とはならず、ＩＣの製造工程において
、エッヂショートによる歩留り低下の危険性が常にある
。
これを防ぐために、金属ワイヤーのボンディング方法、
金属ワイヤーの長さ、形状、高さ等に大きな制約が生じ
、ブラ又チックモールドＩＣの薄型化、製造の生産性向
上に対する障害ともなっている。
［課題を解決するための手段１ 本発明は、このようなエッヂショートと言う製込工稈不
良をさけるために、ＩＣチップの周囲に例えば、ポリイ
ミド樹脂等の絶縁物を配したものである。
この絶縁物の厚みは、ＩＣチップ厚みに近いものが、　
ｔＳＳ上上果的であるが、特に規定はない。
〔実　施　例１ 第１図は、本発明の１実施例であり、（ａ）は肩側面図
、（ｂ）は断面図である。
ｌＯは、チップをグイボンデインクするリードフレーム
、１１は、Ｉｃの外部リードに結かるｌＣチップからの
金属ワイヤーを接続するリードフレーム、１２は、ＩＣ
チップ、１３は、ＩＣチップ内の電極とＩＣの外部リー
ドを接続する金属ワイヤー、１４は、本発明のポイント
であるＩＣチップ端部と金属ワイヤーとのエッヂショー
トを防ぐだめにＩＣチップの周囲に配された絶縁物であ
る。この絶縁物は、チップをダイボンディングする前に
リードフレーム１０上に作られていても良い、又チップ
をグイボンディング後にリードフレーム１０上に作られ
ても良い。
例えばこの絶縁物は、ポリイミド系の樹脂が具体的な材
料の１つとしてあげられる。
［発明の効果］ 以上のような構成とすることにより、エッヂショートを
防止でき、高信幀性のＩＣを実ｉｂできる。
【図面の簡単な説明】
第１図は、本発明の１実施例を示す図であり２（ａ）は
、肩側面図、（ｂ）は、断面図である。 第２図は、従来技術の一断面図である。 １０・・・ＩＣチップをグイボンディングするリードフ
レーム １】・・・ＩＣチップからの金属ワイヤーなボンディン
グするリードフレーム １２・・・ＩＣチップ １３・・・ＩＣチップとリードフレームを接続する金属
ワイヤー １４・・・本発明のポイントである絶縁物２０・・・Ｉ
Ｃチップをダイボンディングするノートフレーム ２１・　・ＩＣチップからの金属ワイヤーをボンディン
グするリードフレーム ２２・・・ＩＣチップ ２３・・・ＩＣチップとリードフレームを接続する金属
ワイヤー 以上

Claims (1)

    【特許請求の範囲】
  1. 　プラスチックモールド構造の半導体集積回路（以下Ｉ
    Ｃと呼ぶ）において、半導体集積回路チップ（以下ＩＣ
    チップと呼ぶ）の周囲に、ＩＣチップとリードフレーム
    を接続する金属ワイヤーが、ＩＣチップの端部（エッヂ
    ）と短絡（以下エッヂショートと呼ぶ）する事を防ぐた
    めに、絶縁物を配した構造を特徴とするプラスチックモ
    ールド半導体集積回路。
JP1285634A 1989-11-01 1989-11-01 プラスチックモールド半導体集積回路 Pending JPH03147341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1285634A JPH03147341A (ja) 1989-11-01 1989-11-01 プラスチックモールド半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1285634A JPH03147341A (ja) 1989-11-01 1989-11-01 プラスチックモールド半導体集積回路

Publications (1)

Publication Number Publication Date
JPH03147341A true JPH03147341A (ja) 1991-06-24

Family

ID=17694071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1285634A Pending JPH03147341A (ja) 1989-11-01 1989-11-01 プラスチックモールド半導体集積回路

Country Status (1)

Country Link
JP (1) JPH03147341A (ja)

Similar Documents

Publication Publication Date Title
US10229893B2 (en) Dual lead frame semiconductor package and method of manufacture
US6376277B2 (en) Semiconductor package
US20200243428A1 (en) Packaged multichip module with conductive connectors
JP3179003B2 (ja) Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法
JPH03147341A (ja) プラスチックモールド半導体集積回路
JP2003179193A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JPH09129798A (ja) 電子部品およびその製法
JPH0653266A (ja) 半導体装置
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP2795069B2 (ja) 半導体装置
JPH07169780A (ja) Ｃｏｌ半導体装置、及びそのリードフレーム
JP3192238B2 (ja) 半導体装置の組立方法
JP2560909B2 (ja) 樹脂封止型半導体装置およびリードフレーム
JP2507271Y2 (ja) 半導体装置
JPS58196042A (ja) 半導体装置用リ−ドフレ−ム
JPH0645514A (ja) 混成集積回路
JPH02295140A (ja) 半導体装置の樹脂封止方法
JPH02303056A (ja) 半導体集積回路の製造方法
JPH05243317A (ja) 半導体装置
JPH0613526A (ja) 半導体装置用リードフレーム及びその製造方法
JPH0382069A (ja) 混成集積回路装置
JPH02198147A (ja) Ｉｃパッケージ
JPH06120287A (ja) リードフレームを用いた半導体装置とその製造方法
JPH0645498A (ja) 半導体装置
JPS6140036A (ja) 樹脂封止型半導体装置の製造方法