JPH03147134A - 命令シーケンス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は情報処理装置での命令処理、特にパイプライン
処理方式での条件分岐命令に関する円滑な処理を保証す
る命令シーケンス制御装置に関するものである。

〈従来の技術〉 情報処理装置上で命令シーケンスを処理する場合、見か
け上連続して実行するための方式として、パイプライン
方式がある。パイプライン方式は命令プリフェッチユニ
ット、命令デコードユニット、命令実行ユニットの３つ
のユニットで構成され、それぞれの処理の過程を命令プ
リフェッチフェーズ、命令デコードフーーズ、命令実行
フェーズと呼ぶ。情報処理装置は命令を記憶装置からプ
リフェッチし、デコードし、実行するという３つの動作
を同時に行い、連続して命令を実行することができる。

しかし、直前の命令の実行結果に依存する条件分岐命令
は、パイプラインの乱れの原因となる。

分岐命令の直前の命令を実行した結果に基づいて分岐先
を選択するような条件分岐命令を実行する場合、命令実
行フェーズにおいて分岐条件を評価し終えるまでは分岐
先命令を確定できない。このように条件分岐命令の実行
結果を持って次に実行される命令が明らかになる。この
ようなシステムは米国特許４．２００．９２７に提案さ
れている。しかし、このシステムでは、条件分岐命令に
遭遇する度に命令プリフェッチ動作を停止させる必要が
あり、処理の迅速化が妨げられる。

パイプライン方式をとる情報処理装置では、命令実行フ
ェーズで条件分岐命令を実行すると同時に命令プリフェ
ッチフェーズ、命令デコードフェーズにおいて条件分岐
命令以降の処理を開始しておくことは効果的である。従
来の技術では、命令デコードフェーズにおいてそれが条
件分岐命令であることがわかったなら、その条件分岐命
令の分Ｍ　予測テーブルを参照し、その指定に基づいて
分岐先のアドレスを決定し、その命令をプリフェ・２チ
する。分岐予測テーブルでは、過去の事実に基づいて分
岐先方回を予測する。すなわち、同じ条件分岐命令の過
去の実行結果において分岐先がすでに明らかにされてい
るという事実を用いてこの結果に基づいて予測を行うこ
とにより予測的中率を高めている。このような予測方式
の例が特開昭５７−７６６３８号公報に示されている。

〈発明が解決しようとしている課題〉 従来技術を用いた方式では、分岐予測テーブルの指定に
したがって、分岐先の命令をプリフェッチし、パイプラ
イン処理しようとしていたため、命令実行フェーズで分
岐条件を評価した結果、分岐予測テーブルが誤っていた
ことが発覚した時点でパイプラインをリセットし、新た
にプリフェッチ動作から開始しなおす必要があった。こ
のことはプログラムの実行速度を大きく低下させる原因
となっていた。

本発明は、上記問題点の解決を図り、条件分岐命令のパ
イプライン構造での円滑な実行を保証し、パイプライン
の乱れをなくして、プログラムの高速な実行を可能とす
る方式および装置を提供することを目的としている。

〈課題を解決するための手段〉 本発明の命令シーケンス処理装置は、条件分岐命令の実
行による分岐先アドレスを条件分岐命令を解読時に検出
して、分岐先命令をプリフェッチする手段と、パイプラ
イン処理装置のプリフェッチユニットにおいて条件分岐
命令実行後に分岐しない場合と分岐する場合の両方の命
令を同時にプリフェッチしておく手段と、前記プリフェ
ッチユニットにおいて二段階に分けて命令をプリフェッ
チする手段と、通常動作時および、条件分岐命令を解読
時でのプリフェッチバッファの命令の出し入れを操作す
る手段とを有している。

く作用〉 条件分岐命令を実行したときに、分岐先命令の取り出し
の誤りによって記憶装置へのアクセスをやり直したり、
各パイプラインレジスタをリセットすることによって生
じる情報処理装置の性能低下を防止できる。

〈実施例〉 次に本発明の一実施例について図面を参照しながら説明
する。第１図は本発明の一実施例を示すブロック図であ
る。本実施例は命令記憶ユニット４０１、アドレス生成
ユニット４ｏ２、命令プリフェッチユニット４０３、命
令デコードユニット４０４、命令実行ユニッ）　４０５
、分岐先算出二二ノ）４０６、命令バッファ４１１　（
！Ｂ−１）　、４１２　（ＩＢＯ）　、４１３　（ＩＢ
Ｉ）、プログラムカウンタ４１４　（ＰＣ）　、４１６
　（ＰＣＯ）、フェーチプログラムカウンタ４１５　（
ＦＰＣ）　、次期プログラムカウンタ４１７　（ＮＰＣ
）　、分配スイッチ４２１１セレクタ４２２．４２４、
マスク４２３を有している。

ここでは、コンパイラによってコンパイルされた命令が
１バイト（８ビツト）を単位とするバイトコードで表現
され、本実施例の情報処理装置はこのバイトフードを一
度に８バイトまでプリフェッチする。バイトコードは、
１バイトで一つの命令をなすものや、数バイト（最大８
バイトまで）で一つの命令をなすものがあるとする。

本発明は、必ずしも上記のようなバイトコードによる処
理を行う情報処理装置にのみ適用されるものではない。

また命令記憶装置とデータ記憶装置を分割する必要もな
く、命令記憶装置とデータ記憶装置が混合したシステム
においても適用することができる。

ブＩＪ　７エツチユニツトの動作、すなわちプリフェッ
チ機構はプログラムカウンタ４１４　（ＰＣ）にアドレ
ス値を設定することによって起動される。

アドレス生成ユニット４０２で計算された命令アドレス
が前記プログラムカウンタ４１４　（ＰＣ）に設定され
ると、そのアドレスが示す命令記憶ユニットの格納位置
から命令を読み込み、命令バッファ４１１　（１８−１
）に設定する。プログラムカウンタ４１４（ＰＣ）の内
容は、プログラムカウンタ４１６　（ＰＣＯ）に設定さ
れる。プログラムカウンタ４１４　（ＰＣ）の内容は下
位３ビツトだけマスクされてフェッチプログラムカウン
タ４１５　（ＦＰＣ）に設定される。

フェッチプログラムカウンタ４１５　（ＦＰＣ）はプリ
フェッチする命令のメモリアドレスを保持すると同時に
、命令バッファ４１１　（＋’Ｂ−１）に設定されてい
る命令を命令バッファ４１２　（ＩＢＯ）もしくは命令
バッファ４１３　（ＩＢＩ）に転送するとき、どちらの
バッファに転送するかを示すポインタとして働く。

例えば、フェッチプログラムカウンタ４１５　（ＦＰＣ
）が偶数ならば前記命令バッファ４１２　（ＩＢＯ）を
、またフェッチプログラムカウンタ４１５　（ＦＰＣ）
が奇数ならば命令バッファ４１３　（ＩＢＩ）をポイン
トする。

フェッチプログラムカウンタ４１５　（ＦＰＣ）に新た
にアドレスが設定されると、命令バッファ４１２　（Ｉ
ＢＯ）および４１３　（ＩＢｌ）の内容が捨てられる。

プリフェッチプログラムカウンタ４１５　（ＦＰＣ）が
示す命令バッファ４１２　（ＩＢＯ）もしくは４１３　
（ＩＢＩ）のいずれかが空ならば、プリフェッチプログ
ラムカウンタ４１５　（ＦＰＣ）の示す命令記憶ユニッ
トのアドレス位置から８バイトの命令を読みだしてきて
、命令バンファ４１１　（ＩＢ−１）に設定する。この
場合、命令バッファ４１１　（ＩＢ−１）はスルーバッ
ファ、スなわち通過するだけのバッファとして働き、こ
れに命令が書き込まれると同時に、プリフェッチプログ
ラムカウンタ４１５　（ＰＰＣ）が示している命令バッ
ファ４１２　（ＩＢＯ）もしくは４１３　（ＩＢＩ）の
いずれかに転送される。前記命令バッファ４１２　（Ｉ
ＢＯ）　モしくは４１３　（ＩＢＩ）のいずれかに命令
が書き込まれると前記プリフェッチプログラムカウンタ
４１５（ＦＰＣ）が１だけ増加される。命令デコードユ
ニット４０４からプリフェッチ動作を禁止、あるいは−
時停止の信号を受けないかぎり、プリフェッチ動作を続
行する。

次に、命令デコードシーケンスについて説明スる。

プログラムカウンタ４１６　（ＰＣＯ）は命令バッファ
４１２　（ＩＢＯ）　、４１３　（ＩＢＩ）のいずれか
一方をポイントしており、セレクタ４２２を制御してい
る。例えば、プログラムカウンタ４１６　（ＰＣＯ）が
偶数ならば命令バッファ４１３　（ＩＢＩ）を、また前
記プログラムカウンタ４１６　（ＰＣＯ）が奇数ならば
命令バッファ４１２　（ｆＢｏ）をポイントする。

プログラムカウンタ４１６　（ＰＣＯ）が示している命
令バッファ４１２　（ＩＢＯ）　　（もしくは４１３　
（ＩＢＩ）　）のいずれかが空でなければ、そのバッフ
ァの内容を命令デコードユニット４０４に転送する。命
令デコードユニット４０４では命令の解読処理を行う。

命令デコードユニット４０４で解読している命令が条件
分岐命令であることがわかると、プリフェッチユニット
４０３に対して、プリフェッチの一時停止をさせる信号
を送出する。これにより、プリフェッチユニット４０３
はプリフェッチ動作を一時停止する。このとき、プリフ
ェッチプログラムカウンタ４１５　（ＦＰＣ）が示して
いるプリフェッチユニット４０３の命令バッファ４１２
　（ＩＢＯ）もしくは４Ｈ（ＩＢＬ）のいずれかには、
分岐しなかった場合に次に実行されるであろう命令が取
り込まれている。前記命令デコードユニット４０５では
分岐先アドレスを算出し、次期プログラムカウンタ（Ｎ
ＰＣ）に設定しておき、そのアドレスによって分岐先命
令のプリフェッチを行い、その分岐先命令を命令バッフ
ァ４１１　（１８−１）に設定する。この場合、命令バ
ｙ７ア４１１　（ＩＢ−１）はスルーバッフアトシては
働かず、そのまま命令を保持し、命令バッファ４１２　
（ＩＢＯ）もしくは４１３　（ＩＢＩ）のいずれかへの
転送は一時的に停止しておく。命令デコードユニット４
０４は該条件分岐命令を解読し、解読結果を命令実行ユ
ニット４０５に送り、引き続いて、分岐しなかった場合
に次に実行される命令の解読を開始する。

該条件分岐命令を実行した結果、 （１）分岐を行わない場合、命令バッファ４１１（ＩＢ
−１）に格納している命令を捨て去り、プリフェッチユ
ニット４０３に送出していたプリフェッチ動作−時停止
信号を解除し、プリフェッチ動作を再開させる。

（２）分岐を行う場合、命令デコードユニット４０４で
解読した命令は捨て去り、セレクタ４２４を次期プログ
ラムカウンタ４１７　（ＮＰＣ）を選択するように設定
し、次期プログラムカウンタ４１７　（ＮＰＣ）の内容
をプログラムカウンタ４１６　（ＰＣＯ）に転送する。

それと同時に次期プログラムカウンタ４１７　（ＮＰＣ
）の内容は下位３ビツトをマスクされてプリフェッチプ
ログラムカウンタ４１５　（ＦＰＣ）に転送される。

プリフェッチプログラムカウンタ４１５　（ＦＰＣ）で
はその内容が更新される。命令バッファ４１１　（ＩＢ
−１）の内容をプリフェッチプログラムカウンタ４１５
（ＦＰＣ）の指定している命令バッファ４１２　（ＩＢ
Ｏ）もしくは４１３　（ＩＢＩ）に転送し、前記プリフ
エ、ソチプログラムカウンタ４１５　（ＦＰＣ）の値を
１だけ増加させ、同時にこの命令をデコードユニット４
０４へ転送し、プリフェッチユニット４０３に送出して
いた前記プリフェッチ動作−時停止信号を解除し、プリ
フェッチ動作を再開させる。

条件分岐命令以降、再び通常のパイプライン動作を開始
する。

第２〜４図は、このような条件分岐命令を含む命令連鎖
を、前記実施例の情報処理装置で行った場合の処理の流
れを示す図である。

第２〜４図において、記号ｍ〜ｍ＋１１は時刻を示し、
記号１ｎは第ｎ（ただし、ｎはある整数の値ｍ　、　ｍ
　＋　２　＋　ｍ　＋　３・・　、をとる。）番目の命
令を意味しており、記号Ｂｎは第ｎ（ただし、ｎはある
整数の値ｍ＋２をとる。）番目の命令で条件分岐命令を
意味しており、その分岐先命令は第ｒ（ただし、ｒはあ
る整数の値をとる。）番目の命令１ｒで記述しており、
時刻は本実施例の情報処理装置の各処理のタイムスロッ
ト毎に記述しており、整数的に変化する。この最小単位
をクロックと呼ぶ。またこの例では、第ｍ＋１番目、第
ｍ＋２番目、第ｍ＋３番目の各命令は、実行時間が各々
２クロツク、２クロツク、３クロツクである場合である
。

なお、ｒ−−−−Ｊはバッファ内容保持、または処理継
続もしくは次段処理終了待ちの何れかの状態を示し、ｒ
Ｈ＊＊Ｊはバッファ内容が空の状態を示し、「×Ｘ」は
前段からの命令語（未解読、既解読の両方）待ちの状態
を示す。

第２図は、分岐命令を含まない場合の処理の流れを示し
、時刻ｍの時点で命令プリフェッチを開示し、パイプラ
イン処理を行なっている。

第３図は、分岐命令を含むが、分岐命令を解読した結果
、分岐をしない場合の、パイプライン処理を示している
。

第３図において、時刻ｍ＋３の時点で前記条件分岐命令
Ｂｍ＋２を命令デコードユニット４０４に転送すると同
時に、その次の命令Ｉｍ＋３をプリフェッチする。命令
デコードユニｙ　ｈ４０４において前記条件分岐命令Ｂ
ｍ＋２を解読処理するとき、命令解読処理と並行して分
岐先アドレスを計算し、その結果を前記次期プログラム
カウンタ４１７（ＮＰＣ）に送り、前述したように前記
分岐先命令１ｒを前記命令バッファ４１１　（ＩＢ−１
）にプリフェッチする。

時刻ｍ＋５の時点で前記条件分岐命令（８ｍ＋２）の実
行を開始し、時刻ｍ＋７までに終了する。

この時同時に前記命令デコードユニットに命令Ｉｍ＋３
が転送され解読処理を受ける。前記条件分岐命令Ｂｍ＋
２を実行した結果、分岐をしない場合、第６図に示すよ
うに前記命令デコードユニ、）４０４から解読された命
令１ｍ＋３を前記命令実行ユニット４０５に転送し、こ
れを実行すると同時に、前記命令バッファ４１１　（Ｉ
Ｂ−１）に格納していた前記分岐先命令ｒｒは捨てられ
て、次の命令ｒｍ＋４がプリフェッチされる。以後、通
常の動作に移る。

一方、前記条件分岐命令Ｂｍ＋２を実行した結果、分岐
をする場合、第４図に示すように前記命令デコードユニ
ット４０４で解読されていた命令１ｍ＋３は捨てられ、
前記命令バッファ４１１（ＩＢｌ）にプリフェッチされ
ていた前記分岐先命令Ｉｒが前記命令デコードユニット
に転送され、命令解読処理を受ける。この時、実行ユニ
ット４０５は解読済みの命令は転送されないため１クロ
ツタの間だけ一時休止（ダミーフェーズ）となる。以後
、分岐先において通常の動作に移る。

〈発明の効果〉 以上説明したように、条件分岐命令をパイプライン構造
を持つ情報処理装置で処理する場合、分岐する場合と分
岐しない場合の両方の飛び先命令を命令ブリフｚ　ノチ
のための命令バッファ４１１（ＩＢ−１）および命令デ
コードユニットに保持しておき、条件分岐命令実行後に
どちらかを廃棄し、どちらかを実行することによって、
分岐先命令のミスヒツトに伴い、命令記憶ユニットに再
びアクセスしなおすことによって生じる情報処理装置の
性能低下を防ぐ効果がある。各命令のプリフェッチ、解
読、実行に要する時間が同一な場合で、分岐命令実行後
に１クロツクだけのダミーフェーズが入るだけで、それ
以外はパイプラインのリセット等の障害はない。また実
行時間がプリフェッチ、解読に要する時間より長い場合
、条件分岐命令実行後に分岐しない場合は分岐命令実行
直後の命令を実行する時間にダミーフェーズは隠れてし
まい、表面化することはない。このように条件分岐命令
の実行に伴う時間的損失を、本発明によって最小限にお
さえることができる。

【図面の簡単な説明】

第１図は本発明の情報処理装置の一実施例の要部を示す
ブロック図、第２図は本発明の情報処理装置の一実施例
において、命令の連鎖を処理している動作例を示すタイ
ミング図、第３図は本発明の情報処理装置の一実施例に
おいて、分岐命令を含む命令の連鎖を処理している動作
例で、分岐命令実行後分岐しない場合の例を示すタイミ
ング図、第４図は本発明の情報処理装置の一実施例にお
いて、分岐命令を含む命令の連鎖を処理している動作例
で、分岐命令実行後分岐する場合の例を示すタイミング
図である。 ４０１・・・命令記憶ユニット ４０２・・・アドレス生成ユニット ４０３・・・命令プリフェッチユニット４０４・・・命
令デコードユニット ４０５・・・命令実行ユニット ４０６・・・分岐先算出ユニット ４１１．４１２．４１３・・・命令バッファ４１４．４
１６・・・プログラムカウンタ（ｐｃ）４１５・・・フ
ェッチプログラムカウンタ（ＦＰＣ）４１７・・・次期
プログラムカウンタ（ＮＰＣ）４２１・・・スイッチ ４２２．４２４・・・セレクタ ４２３・・・マスク 本発明の一実施例のブロック図 第１図 分岐命令を含む・ｅイグライン処理の説明図分岐命令を
含む、？イブライン処理の説明図筒 図

Claims (1)

1. 【特許請求の範囲】 命令実行のためのパイプライン処理装置を備えた情報処
   理装置において、 条件分岐命令の実行による分岐先アドレスを条件分岐命
   令の解読時に検出して、分岐先命令をプリフェッチする
   手段と、前記パイプライン処理装置のプリフェッチフェ
   ーズにおいて二方向の分岐先の命令を同時にプリフェッ
   チしておく手段と、前記プリフェッチフェーズにおいて
   二段階に分けて命令をプリフェッチする手段と、前記プ
   リフェッチバッファの命令の出し入れを操作する手段と
   を備えることを特徴とする命令シーケンス制御装置。