JP2555664B2 - 分岐ヒストリテーブル書込制御方式 - Google Patents
分岐ヒストリテーブル書込制御方式Info
- Publication number
- JP2555664B2 JP2555664B2 JP63011123A JP1112388A JP2555664B2 JP 2555664 B2 JP2555664 B2 JP 2555664B2 JP 63011123 A JP63011123 A JP 63011123A JP 1112388 A JP1112388 A JP 1112388A JP 2555664 B2 JP2555664 B2 JP 2555664B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- history table
- stream
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は先行制御型データプロセッサにおける分岐ヒ
ストリテーブルに対する書込制御を行なう分岐ヒストリ
テーブル書込制御方式に関する。
ストリテーブルに対する書込制御を行なう分岐ヒストリ
テーブル書込制御方式に関する。
一般に分岐命令を実行するとき、その分岐先アドレス
の先行制御がそのデータプロセッサの性能を左右するこ
とになる。このため、分岐方向が過去実行された分岐予
測結果と同一方向である場合が多いことに着目して、分
岐命令アドレスと実行された分岐先アドレスとの対を分
岐ヒストリテーブルに格納し、分岐先アドレスを計算す
ることなしに分岐ヒストリテーブルを索引して分岐先ア
ドレスを求める技術が提案されている。この技術の詳細
は米国特許第3,559,183号および第4,604,691号を参照で
きる。
の先行制御がそのデータプロセッサの性能を左右するこ
とになる。このため、分岐方向が過去実行された分岐予
測結果と同一方向である場合が多いことに着目して、分
岐命令アドレスと実行された分岐先アドレスとの対を分
岐ヒストリテーブルに格納し、分岐先アドレスを計算す
ることなしに分岐ヒストリテーブルを索引して分岐先ア
ドレスを求める技術が提案されている。この技術の詳細
は米国特許第3,559,183号および第4,604,691号を参照で
きる。
この分岐ヒストリテーブルへは分岐命令の演算実行ス
テージにより求められた分岐先アドレスが格納される。
また、この分岐ヒストリテーブルへの索引は、この演算
実行ステージより前のステージである命令先取りステー
ジで行なわれる。
テージにより求められた分岐先アドレスが格納される。
また、この分岐ヒストリテーブルへの索引は、この演算
実行ステージより前のステージである命令先取りステー
ジで行なわれる。
一連の命令からなる命令ストリームが先行制御の対象
となる場合、先行命令による分岐ヒストリテーブルへの
登録と後続命令による分岐ヒストリテーブルの索引とが
競合する。
となる場合、先行命令による分岐ヒストリテーブルへの
登録と後続命令による分岐ヒストリテーブルの索引とが
競合する。
分岐ヒストリテーブルを実現するランダムアクセスメ
モリは、一般に登録中は索引ができない。
モリは、一般に登録中は索引ができない。
このため、ループを意識したブランチオンカウント
（BCT）命令のような分岐命令では、ストリームのルー
プ対象命令数に依存して、分岐命令を含むストリームの
命令先取動作が分岐ヒストリテーブルへの登録動作と競
合し、その登録動作が優先され分岐ヒストリテーブルへ
の索引ができないという欠点がある。
（BCT）命令のような分岐命令では、ストリームのルー
プ対象命令数に依存して、分岐命令を含むストリームの
命令先取動作が分岐ヒストリテーブルへの登録動作と競
合し、その登録動作が優先され分岐ヒストリテーブルへ
の索引ができないという欠点がある。
本発明の目的は上述の欠点を除去するようにし分岐ヒ
ストリテーブルへの無駄な登録を阻止することにより、
ループの分岐性能を向上させるようにした先行制御型デ
ータプロセッサにおける分岐ヒストリテーブル書込制御
方式を提供することにある。
ストリテーブルへの無駄な登録を阻止することにより、
ループの分岐性能を向上させるようにした先行制御型デ
ータプロセッサにおける分岐ヒストリテーブル書込制御
方式を提供することにある。
本発明の分岐ヒストリテーブル書込制御装置は、分岐
命令アドレスおよび分岐先アドレスを対にして分岐ヒス
トリテーブルに記憶する分岐ヒストリテーブル書込制御
装置であって、分岐命令の実行結果に基づいて前記分岐
ヒストリテーブルに分岐先アドレスの書込を指示する書
込指示信号を出力する書込指示手段と、前記分岐命令が
計数分岐命令である場合において、前記書込指示手段か
らの書込指示信号が入力されるときにセットされるとと
もに前記計数分岐命令が分岐しないことを示す分岐失敗
信号が入力されるときにリセットされる実行表示手段
と、前記実行表示手段がセットされているときに、前記
書込指示手段の前記書込指示信号を無効化する無効化手
段とを含む。
命令アドレスおよび分岐先アドレスを対にして分岐ヒス
トリテーブルに記憶する分岐ヒストリテーブル書込制御
装置であって、分岐命令の実行結果に基づいて前記分岐
ヒストリテーブルに分岐先アドレスの書込を指示する書
込指示信号を出力する書込指示手段と、前記分岐命令が
計数分岐命令である場合において、前記書込指示手段か
らの書込指示信号が入力されるときにセットされるとと
もに前記計数分岐命令が分岐しないことを示す分岐失敗
信号が入力されるときにリセットされる実行表示手段
と、前記実行表示手段がセットされているときに、前記
書込指示手段の前記書込指示信号を無効化する無効化手
段とを含む。
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例は、記憶装置
（図示せず）から信号線112を介して与えられる命令語
の命令を解読し、解読結果を信号線102に出力し、信号
線114を介して与えられる分岐結果を受付ける命令解読
ユニット１を有する。
（図示せず）から信号線112を介して与えられる命令語
の命令を解読し、解読結果を信号線102に出力し、信号
線114を介して与えられる分岐結果を受付ける命令解読
ユニット１を有する。
第２図を参照すると、命令解読ユニット１は、記憶装
置（MEM）から信号線112を介して与えられる命令語の命
令コード（OP CODE）を格納する命令コードレジスタ1
1、この命令コードレジスタ11から線120を介して与えら
れる命令コードに基づいて命令の種別を示す命令情報を
線121に送出するとともに線114を介して与えられる分析
結果に基づいて先行予測の失敗を評価して正しい分岐方
向の命令の解読を開始する命令解読回路12およびこの命
令解読回路12からの命令情報および分岐関連情報を命令
実行時まで格納し、命令実行に対応して線1021および10
22に命令情報および分岐関連情報を出力する命令情報バ
ッファ13を備えている。
置（MEM）から信号線112を介して与えられる命令語の命
令コード（OP CODE）を格納する命令コードレジスタ1
1、この命令コードレジスタ11から線120を介して与えら
れる命令コードに基づいて命令の種別を示す命令情報を
線121に送出するとともに線114を介して与えられる分析
結果に基づいて先行予測の失敗を評価して正しい分岐方
向の命令の解読を開始する命令解読回路12およびこの命
令解読回路12からの命令情報および分岐関連情報を命令
実行時まで格納し、命令実行に対応して線1021および10
22に命令情報および分岐関連情報を出力する命令情報バ
ッファ13を備えている。
次にこの命令情報バッファ13からの命令情報の指示に
従い命令を実行し分岐予測を確認する演算ユニット４の
説明の前に分岐ヒストリテーブル３を用いて行なわれる
アドレス先行制御について詳細に説明する。
従い命令を実行し分岐予測を確認する演算ユニット４の
説明の前に分岐ヒストリテーブル３を用いて行なわれる
アドレス先行制御について詳細に説明する。
第１図を参照すると、アドレスの先行制御を行なうア
ドレス制御ユニット８は、記憶装置（MEM）から線112を
介して与えられる命令語および分岐ヒストリテーブル３
から線106を介して与えられる分岐先アドレスに基づい
てもとめられた命令アドレスを線101に送出し、分岐先
アドレスを線103に送出し、命令先取りまたはオペラン
ド先取りのアドレスを線104を介して記憶装置（MEM）に
送出する。
ドレス制御ユニット８は、記憶装置（MEM）から線112を
介して与えられる命令語および分岐ヒストリテーブル３
から線106を介して与えられる分岐先アドレスに基づい
てもとめられた命令アドレスを線101に送出し、分岐先
アドレスを線103に送出し、命令先取りまたはオペラン
ド先取りのアドレスを線104を介して記憶装置（MEM）に
送出する。
命令アドレスレジスタ２は、アドレス制御ユニット８
から線101を介して与えられる命令先取アドレスまたは
分岐命令アドレスを格納し、線105に送出する。
から線101を介して与えられる命令先取アドレスまたは
分岐命令アドレスを格納し、線105に送出する。
分岐ヒストリテーブル３は、索引時には、命令アドレ
スレジスタ２から線105を介して与えられる命令先取ア
ドレスに対応して予測分岐先アドレスを線106を介して
アドレス制御ユニット８に送出する。この命令アドレス
レジスタ２は登録時には線105を介して与えられる分岐
命令アドレスで示される位置に、アドレス制御ユニット
８から線103を介して与えられる分岐先アドレスを、線1
11を介して与えられるイネーブル信号に応答して登録す
る。このアドレス制御ユニット8,命令アドレスレジスタ
2,および分岐ヒストリテーブル３の詳細は1987年２月26
日に出願された国際出願番号PCT/JP87/00122号明細書を
参照できる。
スレジスタ２から線105を介して与えられる命令先取ア
ドレスに対応して予測分岐先アドレスを線106を介して
アドレス制御ユニット８に送出する。この命令アドレス
レジスタ２は登録時には線105を介して与えられる分岐
命令アドレスで示される位置に、アドレス制御ユニット
８から線103を介して与えられる分岐先アドレスを、線1
11を介して与えられるイネーブル信号に応答して登録す
る。このアドレス制御ユニット8,命令アドレスレジスタ
2,および分岐ヒストリテーブル３の詳細は1987年２月26
日に出願された国際出願番号PCT/JP87/00122号明細書を
参照できる。
本発明の特徴の１つである線111に送出されるイネー
ブル信号の発生について詳細に説明する。
ブル信号の発生について詳細に説明する。
この信号発生のもととなる演算ユニット４について説
明する。
明する。
第３図を参照すると、演算ユニット４は記憶装置（ME
M）から線107を介して与えられるオペランドを、線1021
を介して与えられる命令情報の指示に従い演算実行する
命令実行回路41およびこの命令実行回路41から線401を
介して与えられる実行結果を線1022を介して与えられる
分岐関連情報で処理し分岐予測を評価する予測確認回路
42を備えている。
M）から線107を介して与えられるオペランドを、線1021
を介して与えられる命令情報の指示に従い演算実行する
命令実行回路41およびこの命令実行回路41から線401を
介して与えられる実行結果を線1022を介して与えられる
分岐関連情報で処理し分岐予測を評価する予測確認回路
42を備えている。
この予測確認回路42は、線1022を介して与えられる分
岐命令の種類や先行制御での分岐予測の評価により得ら
れる分岐予測失敗や分岐方向を示す情報を線114および1
08（1081−1084）に出力する。線114および1081には分
岐予測失敗を示す信号が伝送される。線1082には所定の
回数同じ方向に分岐しその後別の方向に分岐するループ
用分岐命令であるブランチオンカウント（以下BCT）命
令実行信号が伝送される。また、線1083には分岐ヒスト
リテーブル３を利用しない予測を示す信号が伝送され
る。線1084には分岐結果方向が分岐（GO）側であること
を示す信号が伝送される。
岐命令の種類や先行制御での分岐予測の評価により得ら
れる分岐予測失敗や分岐方向を示す情報を線114および1
08（1081−1084）に出力する。線114および1081には分
岐予測失敗を示す信号が伝送される。線1082には所定の
回数同じ方向に分岐しその後別の方向に分岐するループ
用分岐命令であるブランチオンカウント（以下BCT）命
令実行信号が伝送される。また、線1083には分岐ヒスト
リテーブル３を利用しない予測を示す信号が伝送され
る。線1084には分岐結果方向が分岐（GO）側であること
を示す信号が伝送される。
第４図を参照すると、分岐ヒストリテーブル制御回路
５は、線1083を介して与えられる分岐ヒストリテーブル
３を利用しない予測を示す信号と線1084を介して与えら
れる分岐結果が分岐（GO）側であることを示す信号との
論理積をアンドゲート53でとり分岐先書込指示信号を線
115に発生し、この書込指示信号および線1082を介して
与えられるBCT命令実行信号の論理積をアンドゲート52
でとりループの繰返しを示すループフラグ回路６をセッ
トする。従って、アンドゲート52の出力はループ開始信
号となる。このループフラグ回路６は、BCT命令実行信
号と分岐予測失敗信号との論理積をアンドゲート52でと
られた信号によりリセットされる。
５は、線1083を介して与えられる分岐ヒストリテーブル
３を利用しない予測を示す信号と線1084を介して与えら
れる分岐結果が分岐（GO）側であることを示す信号との
論理積をアンドゲート53でとり分岐先書込指示信号を線
115に発生し、この書込指示信号および線1082を介して
与えられるBCT命令実行信号の論理積をアンドゲート52
でとりループの繰返しを示すループフラグ回路６をセッ
トする。従って、アンドゲート52の出力はループ開始信
号となる。このループフラグ回路６は、BCT命令実行信
号と分岐予測失敗信号との論理積をアンドゲート52でと
られた信号によりリセットされる。
従ってアンドゲート52の出力はループ終了信号とな
る。
る。
なお、分岐ヒストリテーブル制御回路７は、線1082を
介して与えられるBCT命令実行信号がそのまま線110に出
力される。
介して与えられるBCT命令実行信号がそのまま線110に出
力される。
書込制御回路７は線110を介して与えられるBCT命令実
行信号および線113を介して与えられるループフラグセ
ット表示信号の否定論理積がナンドゲート71でとられ
る。このナンドゲート71の出力および線115を介して与
えられる書込指示信号との論理積がアンドゲート72でと
られる。このアンドゲート72の出力が線111を介して分
岐ヒストリテーブル３のイネーブル信号となる。
行信号および線113を介して与えられるループフラグセ
ット表示信号の否定論理積がナンドゲート71でとられ
る。このナンドゲート71の出力および線115を介して与
えられる書込指示信号との論理積がアンドゲート72でと
られる。このアンドゲート72の出力が線111を介して分
岐ヒストリテーブル３のイネーブル信号となる。
ループフラグ回路６のセット表示信号は、BCT命令実
行中でループを繰返し実行していることを示しており、
このセット表示信号の出力により線115を介して与えら
れる書込信号の指示に応答したイネーブル信号の発生を
抑止する。何故このようなイネーブル信号の発生の抑止
をしなければならないかを以下命令ストリーム例を使用
して説明する。
行中でループを繰返し実行していることを示しており、
このセット表示信号の出力により線115を介して与えら
れる書込信号の指示に応答したイネーブル信号の発生を
抑止する。何故このようなイネーブル信号の発生の抑止
をしなければならないかを以下命令ストリーム例を使用
して説明する。
次に本発明の一実施例の動作を第１の命令ストリーム
例を用いて図を参照しながら詳細に説明する。
例を用いて図を参照しながら詳細に説明する。
第５図を参照すると、ある命令ストリーム例は７つの
命令OP1−OP7および分岐命令TRCTnから構成される。
命令OP1−OP7および分岐命令TRCTnから構成される。
第６図を参照すると、第５図に示す命令ストリームが
４回以上繰返して実行されることを想定する。まず、命
令ストリームの第１回目の実行を示すストリームＡにお
いては第１図の分岐ヒストリテーブル３の分岐命令TRCT
nの命令アドレスに対応する位置には初期値が格納され
ている。従って、分岐先命令のアドレスを分岐ヒストリ
テーブル３に格納する必要がある。
４回以上繰返して実行されることを想定する。まず、命
令ストリームの第１回目の実行を示すストリームＡにお
いては第１図の分岐ヒストリテーブル３の分岐命令TRCT
nの命令アドレスに対応する位置には初期値が格納され
ている。従って、分岐先命令のアドレスを分岐ヒストリ
テーブル３に格納する必要がある。
一方、ストリームＡの分岐命令TRCTnが解読される
と、その分岐命令TRCTnの実行結果を待たないで２回目
の実行を示すストリームＢの命令が先取りされる。
と、その分岐命令TRCTnの実行結果を待たないで２回目
の実行を示すストリームＢの命令が先取りされる。
第７図を参照すると、ストリームＡの分岐命令TRCTn
自身も２ワード分の命令、すなわちストリーＢの命令OP
1およびOP2の先取を行なう。これとともに、これら命令
OP1およびOP2に続く４つの命令OP3,4,5および６も先取
りされる。
自身も２ワード分の命令、すなわちストリーＢの命令OP
1およびOP2の先取を行なう。これとともに、これら命令
OP1およびOP2に続く４つの命令OP3,4,5および６も先取
りされる。
再び第６図を参照すると、このようにして、２回目の
実行を示すストリームＢ、３回目の実行を示すストリー
ムＣ、および４回目の実行を示すストリームＤの先取り
が行なわれる。
実行を示すストリームＢ、３回目の実行を示すストリー
ムＣ、および４回目の実行を示すストリームＤの先取り
が行なわれる。
この先取りのため分岐ヒストリテーブル３が利用され
る、すなわち分岐方向が過去実行された分岐予測結果と
同一方向であることが多いため、同じ分岐先アドレスが
繰返し登録される。
る、すなわち分岐方向が過去実行された分岐予測結果と
同一方向であることが多いため、同じ分岐先アドレスが
繰返し登録される。
第６図に示す例ではストリームA,BおよびＣの分岐命
令TRCTnの分岐先アドレスは同一命令OP1の命令アドレス
となる。
令TRCTnの分岐先アドレスは同一命令OP1の命令アドレス
となる。
このループを考慮した同一分岐先アドレスの分岐ヒス
トリテーブルへの登録の繰返しを避けることがこの発明
の特徴である。
トリテーブルへの登録の繰返しを避けることがこの発明
の特徴である。
次に分岐予測したときのパイプラインでの先行制御に
ついて第８図を参照して説明する。
ついて第８図を参照して説明する。
まず命令ストリームＡの分岐命令TRCTnの命令先取が
デコードステージDIから開始され、アドレス生成ステー
ジAIで分岐命令アドレスが確定される。ページングステ
ージPIで分岐ヒストリテーブル３が索引され分岐先アド
レスの存在が確認されて取出される。この直後のステー
ジから予測分岐先の命令先取が行なわれる。先取された
分岐先命令がキャッシュメモリから転送される転送ステ
ージの直後に分岐先命令の実行ステージを開始できる。
これは分岐命令の実行ステージと１マシンサイクル遅延
されるのみですむ。
デコードステージDIから開始され、アドレス生成ステー
ジAIで分岐命令アドレスが確定される。ページングステ
ージPIで分岐ヒストリテーブル３が索引され分岐先アド
レスの存在が確認されて取出される。この直後のステー
ジから予測分岐先の命令先取が行なわれる。先取された
分岐先命令がキャッシュメモリから転送される転送ステ
ージの直後に分岐先命令の実行ステージを開始できる。
これは分岐命令の実行ステージと１マシンサイクル遅延
されるのみですむ。
次に第５図に示した命令ストリームをループし分岐予
測しない場合の動作を第９図を参照しながら詳細に説明
する。
測しない場合の動作を第９図を参照しながら詳細に説明
する。
この命令ストリームでの先取りは、分岐命令TRCTnで
２つの命令OP1およびOP2の先取りが行なわれ、次に２つ
づつ命令OP3およびOP4,OP5およびOP6およびOP7およびTR
CTnの先取りが行なわれる。
２つの命令OP1およびOP2の先取りが行なわれ、次に２つ
づつ命令OP3およびOP4,OP5およびOP6およびOP7およびTR
CTnの先取りが行なわれる。
分岐先命令OP1の実行パイプラインは、分岐命令TRCTn
による分岐先命令OP1のキャッシュからの転送終了に応
答して開始される。
による分岐先命令OP1のキャッシュからの転送終了に応
答して開始される。
従って命令ストリームＡの実行パイプラインでの動作
開始時点から分岐先命令の実行パイプラインの動作開始
時点まで12マシンサイクルを必要とする。
開始時点から分岐先命令の実行パイプラインの動作開始
時点まで12マシンサイクルを必要とする。
第10図を参照すると、命令ストリームＡの分岐先アド
レスは分岐ヒストリテーブル３に存在しないため書込ス
テージで分岐先アドレスが書込まれる（参照）。この
書込動作中に命令ストリームＢの分岐命令TRCTnの先取
動作では、分岐ヒストリテーブルを参照できない（参
照）。したがってストリームＢの分岐命令TRCTnは、分
岐先アドレスが分岐ヒストリテーブルに存在しないと認
識するため、同一分岐先アドレスを分岐ヒストリテーブ
ルに登録する（参照）。この登録により次に先取され
る命令ストリームＣの分岐命令TRCTnも、分岐先アドレ
スが分岐ヒストリテーブルに存在しないと認識するた
め、同一分岐先アドレスが分岐ヒストリテーブルに登録
される。従って、この繰返しにより、分岐命令を含む命
令ストリームの実行パイプラインの動作開始時点と分岐
命令を含む命令ストリームの実行パイプラインの動作開
始時点との間は固定的に12マシンサイクル必要となる。
レスは分岐ヒストリテーブル３に存在しないため書込ス
テージで分岐先アドレスが書込まれる（参照）。この
書込動作中に命令ストリームＢの分岐命令TRCTnの先取
動作では、分岐ヒストリテーブルを参照できない（参
照）。したがってストリームＢの分岐命令TRCTnは、分
岐先アドレスが分岐ヒストリテーブルに存在しないと認
識するため、同一分岐先アドレスを分岐ヒストリテーブ
ルに登録する（参照）。この登録により次に先取され
る命令ストリームＣの分岐命令TRCTnも、分岐先アドレ
スが分岐ヒストリテーブルに存在しないと認識するた
め、同一分岐先アドレスが分岐ヒストリテーブルに登録
される。従って、この繰返しにより、分岐命令を含む命
令ストリームの実行パイプラインの動作開始時点と分岐
命令を含む命令ストリームの実行パイプラインの動作開
始時点との間は固定的に12マシンサイクル必要となる。
次に本発明の一実施例の動作を第11図を参照して詳細
に説明する。
に説明する。
第１図，第６図および第11図を参照すると、第１回目
の命令ストリームＡの分岐命令TRCTnは、第２回目の命
令ストリームＢの分岐先命令OP1およびそれに続く命令O
P2の先取を行なう。この先取パイプラインのの転送
ステージＴで分岐先命令OP1がキャッシュメモリから読
出される。この転送ステージＴでキャッシュメモリから
読出された分岐先命令OP1は次のマシンサイクルから実
行パイプライン動作を開始する。命令ストリームＢの後
続命令OP3,4,5および６は、命令先取パイプラインお
よびに引続いて実行パイプラインで動作する。分岐ヒ
ストリテーブル３の分岐先アドレスフィールドは初期値
が格納されていると、分岐命令TRCTnはページングステ
ージＰで認識するため、実行ステージＥで演算され生成
された分岐先アドレスが、書込ステージＷで分岐ヒスト
リテーブル３に登録される。この登録動作と、分岐先命
令OP1を含む命令ストリームＢの分岐命令の先取パイプ
ラインのページングステージPIにおける分岐ヒストリ
テーブル３の索引動作とが競合する。この競合により命
令ストリームＢの分岐命令TRCTnは先取パイプライン
のページングステージで分岐ヒストリテーブル３を索引
できないため、分岐ヒストリテーブル３には分岐先アド
レスが存在しないと認識する。従ってストリームＢの分
岐命令TRCTnは分岐ヒストリテーブル３に分岐先アドレ
スの存在しないことを認識するため、実行パイプライン
の書込ステージＷで分岐ヒストリテーブル３に実行ステ
ージＥでの実行結果である分岐先アドレスを登録しよう
とする。
の命令ストリームＡの分岐命令TRCTnは、第２回目の命
令ストリームＢの分岐先命令OP1およびそれに続く命令O
P2の先取を行なう。この先取パイプラインのの転送
ステージＴで分岐先命令OP1がキャッシュメモリから読
出される。この転送ステージＴでキャッシュメモリから
読出された分岐先命令OP1は次のマシンサイクルから実
行パイプライン動作を開始する。命令ストリームＢの後
続命令OP3,4,5および６は、命令先取パイプラインお
よびに引続いて実行パイプラインで動作する。分岐ヒ
ストリテーブル３の分岐先アドレスフィールドは初期値
が格納されていると、分岐命令TRCTnはページングステ
ージＰで認識するため、実行ステージＥで演算され生成
された分岐先アドレスが、書込ステージＷで分岐ヒスト
リテーブル３に登録される。この登録動作と、分岐先命
令OP1を含む命令ストリームＢの分岐命令の先取パイプ
ラインのページングステージPIにおける分岐ヒストリ
テーブル３の索引動作とが競合する。この競合により命
令ストリームＢの分岐命令TRCTnは先取パイプライン
のページングステージで分岐ヒストリテーブル３を索引
できないため、分岐ヒストリテーブル３には分岐先アド
レスが存在しないと認識する。従ってストリームＢの分
岐命令TRCTnは分岐ヒストリテーブル３に分岐先アドレ
スの存在しないことを認識するため、実行パイプライン
の書込ステージＷで分岐ヒストリテーブル３に実行ステ
ージＥでの実行結果である分岐先アドレスを登録しよう
とする。
この動作を第４図を参照して詳細に説明する。
まず、ストリームＡの分岐命令TRCTnの実行において
分岐ヒストリテーブル制御回路5,ループフラグ回路６お
よび書込制御回路７は以下のように動作する。
分岐ヒストリテーブル制御回路5,ループフラグ回路６お
よび書込制御回路７は以下のように動作する。
第４図を参照すると、信号線1083を介して与えられる
分岐ヒストリテーブル３を利用しない予測を示す信号が
与えられる。すなわち、信号線1083を介して、実行され
た分岐命令が分岐ヒストリテーブル３内の予測分岐先ア
ドレスで示す命令以外の命令への分岐であることを示す
信号が与えられる。この信号と、線1084を介して与えら
れる分岐方向が分岐（GO）側であることを示す信号との
論理積がアンドゲート53でとられ、新しい分岐先書込指
示を示す信号が線115を介して与えられる。しかし、一
回目のストリーム、すなわちストリームＡの分岐命令TR
CTnの実行ではループフラグ回路６には初期値として
“0"が設定されている。したがってナンドゲート71の出
力は“1"となり、アンドゲート72からは線111にイネー
ブル信号が出力される。この出力とともに線1082を介し
てBCT命令実行信号が与えられかつアンドゲート53から
は新しい分岐先書込指示信号が出力されるため、アンド
ゲート52からループフラグ回路６用セット信号が出力さ
れる。このセット信号によりループフラグ回路６が“1"
にセットされる。
分岐ヒストリテーブル３を利用しない予測を示す信号が
与えられる。すなわち、信号線1083を介して、実行され
た分岐命令が分岐ヒストリテーブル３内の予測分岐先ア
ドレスで示す命令以外の命令への分岐であることを示す
信号が与えられる。この信号と、線1084を介して与えら
れる分岐方向が分岐（GO）側であることを示す信号との
論理積がアンドゲート53でとられ、新しい分岐先書込指
示を示す信号が線115を介して与えられる。しかし、一
回目のストリーム、すなわちストリームＡの分岐命令TR
CTnの実行ではループフラグ回路６には初期値として
“0"が設定されている。したがってナンドゲート71の出
力は“1"となり、アンドゲート72からは線111にイネー
ブル信号が出力される。この出力とともに線1082を介し
てBCT命令実行信号が与えられかつアンドゲート53から
は新しい分岐先書込指示信号が出力されるため、アンド
ゲート52からループフラグ回路６用セット信号が出力さ
れる。このセット信号によりループフラグ回路６が“1"
にセットされる。
次にストリームＢの分岐命令TRCTnの実行について説
明する。ストリームＡの分岐命令TRCTnの実行によりル
ープフラグ回路６はセットされているため、線113には
“1"が出力されている。一方、ストリームＢの分岐命令
TRCTnの実行に応答して線1082を介してBCT命令実行信号
が与えられるため、線110を介して、そのまま出力され
る。このため、ナンドゲート71から値“0"が出力され、
線115を介して与えられる新しい分岐先書込指示信号が
アンドゲート72により抑止され線111を介してイネーブ
ル信号は発生されない。
明する。ストリームＡの分岐命令TRCTnの実行によりル
ープフラグ回路６はセットされているため、線113には
“1"が出力されている。一方、ストリームＢの分岐命令
TRCTnの実行に応答して線1082を介してBCT命令実行信号
が与えられるため、線110を介して、そのまま出力され
る。このため、ナンドゲート71から値“0"が出力され、
線115を介して与えられる新しい分岐先書込指示信号が
アンドゲート72により抑止され線111を介してイネーブ
ル信号は発生されない。
なお、最終回のループであるストリーム（図示せず）
の分岐命令TRCTnではループの繰返しから抜出るため、
線1081を介して分岐予測失敗信号が与えられる。この時
線1082を介してBCT命令実行信号が与えられるため、ア
ンドゲート51で論理積がとられ値“1"が出力される。こ
の出力に応答してループフラグ回路６はリセットされ
る。
の分岐命令TRCTnではループの繰返しから抜出るため、
線1081を介して分岐予測失敗信号が与えられる。この時
線1082を介してBCT命令実行信号が与えられるため、ア
ンドゲート51で論理積がとられ値“1"が出力される。こ
の出力に応答してループフラグ回路６はリセットされ
る。
第11図を参照すると、ストリームＢの分岐命令TRCTn
の実行で分岐ヒストリテーブル３への登録が阻止される
ため、ストリームＣの分岐命令TRCTnの先取パイプライ
ンのページングステージで分岐ヒストリテーブルが参
照できる。このため、ストリームＤの分岐先命令OP1の
先取パイプラインの動作が開始される。この先取パイ
プラインの転送ステージによりストリームＤの分岐先
命令OP1が取出され実行パイプラインの動作が開始でき
る。しかし、ストリームＣの命令が８命令あり、そのパ
イプラインで８マシンサイクル必要とされるため、スト
リームＣの最終命令である分岐命令TRCTnの解読ステー
ジＤの終了後でなければ、ストリームＤの分岐先命令OP
1の実行パイプラインの動作が開始できない。
の実行で分岐ヒストリテーブル３への登録が阻止される
ため、ストリームＣの分岐命令TRCTnの先取パイプライ
ンのページングステージで分岐ヒストリテーブルが参
照できる。このため、ストリームＤの分岐先命令OP1の
先取パイプラインの動作が開始される。この先取パイ
プラインの転送ステージによりストリームＤの分岐先
命令OP1が取出され実行パイプラインの動作が開始でき
る。しかし、ストリームＣの命令が８命令あり、そのパ
イプラインで８マシンサイクル必要とされるため、スト
リームＣの最終命令である分岐命令TRCTnの解読ステー
ジＤの終了後でなければ、ストリームＤの分岐先命令OP
1の実行パイプラインの動作が開始できない。
したがって、３回目のストリームであるストリームＣ
の最初の命令OP1の実行パイプラインでの動作開始時点
から、４回目のストリームであるストリームＤの最初の
命令OP1の実行開始時点まで８マシンサイクルですみ、
その結果処理の高速化が実現できる。
の最初の命令OP1の実行パイプラインでの動作開始時点
から、４回目のストリームであるストリームＤの最初の
命令OP1の実行開始時点まで８マシンサイクルですみ、
その結果処理の高速化が実現できる。
なお４回目のストリーム以下この間隔は８マシンサイ
クルですむ。
クルですむ。
本発明はループ実行中の分岐ヒストリテーブルへの無
駄な書込を抑止することにより、ループの分岐性能を向
上できるという効果がある。
駄な書込を抑止することにより、ループの分岐性能を向
上できるという効果がある。
第１図は本発明の一実施例を示す図； 第２図は第１図の命令解読ユニット１の詳細な構成を示
す図； 第３図は第１図の演算ユニット４の詳細な構成を示す
図； 第４図は第１図の分岐ヒストリテーブル制御回路5,ルー
プフラグ回路６および分岐ヒストリテーブル制御回路７
の詳細な構成を示す図、および第５図から第11図は本発
明の一実施例に適用される命令ストリームおよびその動
作を説明するための図である。 図において、１……命令解読ユニット、２……命令アド
レスレジスタ、３……分岐ヒストリテーブル、４……演
算ユニット、５……分岐ヒストリテーブル制御回路、６
……ループフラグ回路、７……書込制御回路、８……ア
ドレス制御回路。
す図； 第３図は第１図の演算ユニット４の詳細な構成を示す
図； 第４図は第１図の分岐ヒストリテーブル制御回路5,ルー
プフラグ回路６および分岐ヒストリテーブル制御回路７
の詳細な構成を示す図、および第５図から第11図は本発
明の一実施例に適用される命令ストリームおよびその動
作を説明するための図である。 図において、１……命令解読ユニット、２……命令アド
レスレジスタ、３……分岐ヒストリテーブル、４……演
算ユニット、５……分岐ヒストリテーブル制御回路、６
……ループフラグ回路、７……書込制御回路、８……ア
ドレス制御回路。
Claims (1)
- 【請求項１】分岐命令アドレスおよび分岐先アドレスを
対にして分岐ヒストリテーブルに記憶する分岐ヒストリ
テーブル書込制御装置において、 分岐命令の実行結果に基づいて前記分岐ヒストリテーブ
ルに分岐先アドレスの書込を指示する書込指示信号を出
力する書込指示手段と、 前記分岐命令が計数分岐命令である場合において、前記
書込指示手段からの書込指示信号が入力されるときにセ
ットされるとともに前記計数分岐命令が分岐しないこと
を示す分岐失敗信号が入力されるときにリセットされる
実行表示手段と、 前記実行表示手段がセットされているときに、前記書込
指示手段の前記書込指示信号を無効化する無効化手段と
を含むことを特徴とする分岐ヒストリテーブル書込制御
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011123A JP2555664B2 (ja) | 1987-01-22 | 1988-01-20 | 分岐ヒストリテーブル書込制御方式 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1134387 | 1987-01-22 | ||
| JP62-11343 | 1987-01-22 | ||
| JP63011123A JP2555664B2 (ja) | 1987-01-22 | 1988-01-20 | 分岐ヒストリテーブル書込制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63303432A JPS63303432A (ja) | 1988-12-12 |
| JP2555664B2 true JP2555664B2 (ja) | 1996-11-20 |
Family
ID=26346519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011123A Expired - Lifetime JP2555664B2 (ja) | 1987-01-22 | 1988-01-20 | 分岐ヒストリテーブル書込制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555664B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3683439B2 (ja) | 1999-08-24 | 2005-08-17 | 富士通株式会社 | 分岐予測を抑止する情報処理装置および方法 |
| US20060190710A1 (en) * | 2005-02-24 | 2006-08-24 | Bohuslav Rychlik | Suppressing update of a branch history register by loop-ending branches |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60164842A (ja) * | 1984-02-08 | 1985-08-27 | Nec Corp | 命令先取り装置 |
| JPS60175148A (ja) * | 1984-02-21 | 1985-09-09 | Nec Corp | 命令先取り装置 |
| JPS61175733A (ja) * | 1985-01-30 | 1986-08-07 | Nec Corp | 分岐予測制御方式 |
-
1988
- 1988-01-20 JP JP63011123A patent/JP2555664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63303432A (ja) | 1988-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237666A (en) | Apparatus using address of a predetermined preceding instruction and target instruction address stored in history table to prefetch target instruction | |
| JPH0283735A (ja) | 命令先取り装置 | |
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| JPH056894B2 (ja) | ||
| US5175827A (en) | Branch history table write control system to prevent looping branch instructions from writing more than once into a branch history table | |
| US5615375A (en) | Interrupt control circuit | |
| JP2555664B2 (ja) | 分岐ヒストリテーブル書込制御方式 | |
| US4566062A (en) | Timing control system in data processor | |
| KR970012141A (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
| EP0573071A2 (en) | A microprocessor | |
| JPH03147134A (ja) | 命令シーケンス制御装置 | |
| JP2503223B2 (ja) | 先行制御方式 | |
| JP2545594B2 (ja) | オペランドデータ先取り方式 | |
| JP3471691B2 (ja) | マイクロ命令における分岐命令制御方式 | |
| JP3739556B2 (ja) | 情報処理装置 | |
| JPS6134168B2 (ja) | ||
| JP2806690B2 (ja) | マイクロプロセッサ | |
| KR950014161B1 (ko) | 어레이 프로세서(array processor)의 2단계(stage) 명령어 파이프라인 처리방법 | |
| JP2924004B2 (ja) | 命令コード転送方式 | |
| JPH0241770B2 (ja) | ||
| JPH01239638A (ja) | 分岐予測を行う情報処理装置 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPS6047618B2 (ja) | 情報処理装置 | |
| JPH02254541A (ja) | 条件分岐命令の制御方式 | |
| JPS61133440A (ja) | デ−タ処理装置 |