JPH0481218B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子計算機の先行制御方式にかかわ
り、特に、スキツプ・タイプの条件判定命令語を
持つ情報処理装置に関するものである。

〔発明の背景〕

マイクロプログラム制御の情報処理装置は処理
装置の基本動作を指定するマイクロ命令セツトに
よりプログラミングを行ない、これを制御記憶装
置に格納し、これから遂次マイクロ命令を読出し
実行する事により処理装置の動作を実現する。処
理装置の機械語命令を実現する為のマイクロプロ
グラム制御部は大きく３つの部分より成る。

すなわち、次の通りである。

(1) 機械語命令を主記憶装置から読出す。

(2) 読出した機械語命令を解読する。

(3) 解読した機械語命令を実行する。

(2)では、機械語命令を解読し、各命令に対応し
たマイクロ命令実行ルーチンへ分岐する処理があ
る。又(3)では各命令に共通なオペランド記述部の
アドレス計算実行後、オペレーシヨン部の実行を
行なう処理がある。条件付分岐命令においては、
命令のデコード後、設定された条件コードを調
べ、その結果により分岐するか否かを決定する。
条件成立時には、オペランド記述部のアドレス計
算を実行し、結果を命令アドレスレジスタに転送
し、分岐先命令を読出す必要がある。この為条件
成立時には先行制御で読み出し済の命令を無効に
し、再度次に実行すべき命令読み出しから開始す
るため余計なステツプ数が必要となり、性能向上
の大きなネツクとなつていた。なおこの種の装置
として関連するものには、例えば特開昭56−
22140号、特開昭5936856号が挙げられるが、いず
れも条件成立を優先して分岐先命令を命令バツフ
アレジスタに先取りし、条件不成立時これをキヤ
ンセルして再度命令読出しを行なう。

しかし、これらは１命令で分岐条件と分岐先ア
ドレスを指定する機能レベルの高い命令体系をも
つ計算機にかかわる分岐命令の処理に関するもの
である。分岐条件の成立、不成立を予測して分岐
先命令を先読みするため、予測が失敗すると先行
制御の乱れが大きくなり、出現頻度の大きい条件
付き分岐命令の平均実行時間が遅くなる。この解
決策にかかわる提案もまた多数ある。

〔発明の目的〕

本発明の目的は、この様な従来の問題を解決す
るため、条件付き分岐を１命令で行わず条件判定
のためのスキツプ・タイプ命令とその次に無条件
分岐命令とを対にした２命令で実現するような命
令体系を持つ処理装置とし、２つ先きの命令語が
命令バツフアに先読みされている確率をきわめて
高くし、更に無条件分岐のため予測にもとづく先
行制御を不要にして先行制御の乱れを皆無に近く
しうる情報処理装置を提供することにある。

〔発明の概要〕

本発明は、プログラム構造により条件付分岐命
令の分岐先と現在位置との相対位置が僅かであ
り、先読み出しによりすでに分岐先命令が命令バ
ツフアレジスタに格納されている場合が多い事に
注目し、前記分岐先命令が命令バツフア・レジス
タに格納されいる事を検出する検出器を設けて、
格納されていると検出した時には分岐先命令の再
読み出しを行なわず、命令バツフアレジスタ内の
先読みしていた命令を使つて処理を行ない少量の
ハードウエア追加で性能向上をはかることを特徴
とする。

〔発明の実施例〕

以下、本発明の実施例を図に従つて説明する。
第２図は条件付き分岐処理を行なう命令語を示
す。第２図ａは大形機で使用される代表的な条件
付き分岐命令形式を示す。図中、BCはオペレー
シヨン・コード部で条件付き分岐命令（Byanch
on Condition）を指定する。条件部は処理装置
の状態のうち何を条件判定させるかを決めるもの
で、たとえば直前の演算結果が正，負，零等コン
デイシヨン・コードと呼ばれるものである。BR
（ベース・レジスタ部）とXR（インデツクス）と
Ｄ（デイスプレースメント）はアドレス修飾記述
部で、その実効アドレス（XR）＋（BR）＋Ｄで分
岐先アドレスが求められる。

この命令の動作概要は、条件が成立したときに
は、上記の実効アドレスがプログラム・カウンタ
（PC）に格納され、そのアドレスで示される命令
語から処理が続行される。条件が不成立のときに
は、この条件付き分岐命令の次にある命令を続行
する。この条件付き分岐命令の特長は、１命令で
条件成立不成立の判定と条件成立時の分岐アドレ
スを同時に指定していることである。このため、
命令語を先読みする場合次の命令語以降を読み出
しておくか、分岐先アドレスにある命令語以降を
読み出しておくかの２つの先読みのしかたが生じ
る。このため、条件成立、不成立を予測して、次
の命令語以降か分岐先の命令語以降かを決定して
先読みしなければならない。このため、予測が失
敗すると先行制御の乱れが生じ、実質的に処理性
能が低下する。このため、分岐先アドレスにある
命令語以降の読み出しを優先させるか次の命令語
以降を優先させるか等を決めている。場合によつ
ては、動的履歴を記憶しておきループ演算等はそ
のループ内の分岐命令は不成立を優先する方式を
採用するなど各種の対策が施されている。

一方、第２図ｂ，ｃで示す、２語命令で条件付
き分岐を行わせる方式がある。これは、本発明で
提案する方式に密接に関係する。以降、本方式に
おける先行制御につき詳述するものであるが、こ
こでは命令語の処理内容につき第２図ｂ，ｃに従
つて説明する。これら２つの図はともに、スキツ
プ命令と無条件分岐の対により条件付き分岐命令
を実現している。スキツプ命令とは、１種の条件
付き分岐命令であるが、第２図ａに示す条件付き
分岐命令と異るのは、分岐先アドレスを示すアド
レス部が命令語中にイクスプリシツドに明示され
ていない点である。即ち、条件が成立したとき
は、次の命令語を実行せずその次の命令から処理
を続行し、条件が不成立のときは、次の命令を実
行することを指示する命令である。図中、SCは
オペレーシヨン・コードを示し、スキツプ命令を
指定する。条件部は前述したコンデイシヨン・コ
ードでの指定でもよいし、キヤリ・フリツプ・フ
ロツプ，符号フリツプ・フロツプ等処理装置の状
態を直接保持するフリツプ・フロツプでの指定で
もよい。

第２図ｂで上述のスキツプ命令の次に記してい
る命令は無条件分岐命令で１語長（２バイト）命
令の場合である。BSはオペレーシヨン・コード
を示し１語長（２バイト）の無条件分岐命令（ブ
ランチ・シヨート）を指定し分岐先は（PC）＋Ｄ
となる。Ｄはデイスプレイスメントと呼ばれ、こ
の命令の場合にはプログラム・カウンタ値からの
相対距離を示す。第２図ｃの最初の命令は、第２
図ｂで説明したスキツプ命令と同じである。次の
命令は無条件分岐命令であるが、Ｂは２語長の無
条件分岐命令（ブランチ）を指定する。分岐先は
（BR）＋（XR）＋Ｄで示される。

ブランチ・シヨート命令では分岐先アドレス範
囲が制限されているが、ブランチ命令ではもつと
自由に分岐先アドレスを指定しうる。第２図ｂ，
ｃを図示した目的は、スキツプ命令の次の分岐命
令の語長が相違していても、本発明では命令語長
（ILC）を考慮することにより同じハードウエア
回路で処理しうることを説明するためのものであ
る。

第１図は分岐命令がスキツプ命令の場合に適し
た命令バツフア部のブロツク図である。本図では
命令語の語長が最小１語長（２バイト）、最大４
語長（８バイト）とし、主記憶装置からの命令読
出しは４バイト単位で行なうものとし、スキツプ
命令の命令語長は１語長（２バイト）とする。本
図よりスキツプ命令の動作説明をする。命令開始
時には、マイクロ命令により命令開始番地をプロ
グラムカウンタ（PC）にセツトすると同時に命
令アドレスレジスタ（IAR）１０にもセツトして
主記憶装置（MM）１より命令を読出す。IAR１
０はPCセツト時以外に命令読出し終了時命令語
長分（この場合２バイト）加算されるレジスタで
ある。読出された命令は命令格納ポインタ
（STP）５が示す値を先頭番地とするる命令バツ
フアレジスタ（IBR）２内の４バイト分のバツフ
アエリアに格納される。本例では、IBRを12バイ
トとしておりSTP５は２ビツトで構成され、命
令読出し終了後１回のデータ読出し巾４バイト分
に相当した＋１加算し、加算結果の値が“11”と
なつた時には、強制的に“00”に戻るポインタで
ある。STRが“00”の時IBR２の上側に“00”
と示す４バイト部分の位置にMM１から読出され
た４バイトを格納する。“01”，“10”の場合も同
様である。マイクロ命令は、命令先読出しをする
為、命令読出し（IF）を２回指示しSTPの値に
従い命令をIBR２に格納する。第１図にはMM１
よりABとCDの順で読み出された場合を示す。
前記PCのセツト時には、STP５は“00”に、後
続命令位置ポインタ（IRP）６は処理すべき命令
の先頭番地を示すものであり、“00X”にセツト
される。ＸはPCにセツトされる値の最下位１ビ
ツトの値をセツトする。第１図の例では“000”
をセツトする。又IRP６は後述のマイクロ命令が
指定するデコード・オペレーシヨンコード・ブラ
ンチ（DOPB）のタイミングで更新され、加算結
果が“110”となつた時、“000”に戻るポインタ
である。マイクロ命令がIFを規定回数分指定し、
IBR２に命令を読出した後、命令読出し終了時に
命令を解読し、各命令に対応したマイクロ命令実
行ルーチンへ分岐する事を指示するDOPB指示を
行なう。この命令解読は、IBR２内にある命令本
例ではＡ，Ｂ，Ｃ，ＤをIRP６が示す値に従い命
令セレクタ（IRSEL）３により選択した次に実
行する命令Ａのオペレーシヨンコード部を命令デ
コーダ９に与えるとともにインストラクシヨンレ
ジスタIR４に格納後、命令Ａの処理を行なう。
IRP６が“000”を示す時IBR２の下側に“000”
と示す２バイト部分を選択する。“001”等の他の
場合も同様である。マイクロ命令実行ルーチンで
は命令に対応したマイクロ命令実行ルーチン群が
ありこれを順次実行し、その後スタテイサイズル
ーチンと呼ばれる次の命令読み出しとDOPBを行
う事になる。

第２図ａのBC命令のときは、Ａ，Ｂに格納さ
れ、Ｃ，Ｄには先読みした次の命令列が格納され
る。第２図ｂのときは、ＡにSC命令がＢにBS命
令が格納され、第２図ｃのときは、ＡにSC命令
が、Ｂ，ＣにＢ命令が格納される。第１図のよう
に、Ｄまでを先読みしている状態では、次に先読
みしてIBR２に格納すべきポイントを示すSTP
５は“10”になつており、次に実行すべき命令の
ポイントを示すIRP６は“000”となつている。
IRP６で示される命令に対するDOPBをマイクロ
命令で指示し、これを実行すると、現在命令位置
ポインタ（SIRP）７はIRP６の内容が移されて
“000”となる。このようにSIRP７はDOPB後実
行ルーチンで実行中の命令語の先頭アドレスを保
持している。一方、IRP６はDOPB時次に実行す
べき命令を解読しその命令語長（ILC）分が加算
される。BC命令では２語長命令なので、IRP６
は“010”となり、スキツプ命令では１語長命令
なので“001”となる。このように、IRP６は後
続命令の先頭アドレスを保持する位置ポインタを
保持している。プログラムカウンタPCもDOPB
実行時ILC分加算されて、必ず次に実行すべき命
令の先頭アドレスを示すように保証している。

もし、DOPB後たとえばアドレス修飾を行うな
どのために、現在実行中の命令語内の一部の情報
を参照する場合には、SIRP７が示す値に従い命
令セレクタ３により選択したIBR２内のデータを
使用する。

なお、この目的のためにIR４に命令語全体を
保持し、IR４のデータを実行ルーチン内のマイ
クロ命令では参照する方式もあるが、ハードウエ
ア回路の増加を招くため小形計算機には好ましく
ない。第１図ではIR４は必要最小限のレジスタ
長とし、IBR２内の必要な情報をIRSEL３で切
り出して利用することによりハードウエア量を少
くしている。当然、マイクロ命令の機能として、
SIRP７のカウント更新機能が必要で、マイクロ
プログラム作成者により管理できるものでなけれ
ばならない。

このDOPB時にはIRP６とPCは、新たに設け
た語長計算回路ILC８の内容を加算する。語長計
算回路８は、第３図に示す様に、ブランチ条件判
定回路８ａと命令語長デコーダ８ｂより構成され
る。ブランチ条件判定回路８ａはSIRP７が示す
値に従い命令セレクタ３により選択された現在実
行中の命令を格納する命令レジスタ（IR）４の
ブランチ条件記述部４ｂと処理装置の状態を保持
しているブランチ条件を判定する回路であり、命
令語長デコーダ８ｂは、上記IR４のオペレーシ
ヨンコード部４ａと条件判定結果および、IRP６
が示す値に従い命令セレクタ３により選択した
IBR２内の次の命令のオペレーシヨンコード部に
より次に実行する命令の命令語長をデコードす
る。語長計算回路８の命令語長デコーダ８ｂは
IR４に保持されているDOPB後の現在処理中の
命令のオペレーシヨンコードを示す４ａがスキツ
プ命令で、かつ分岐条件成立時には、次の命令の
オペレーシヨンコードよりデコードされる命令語
長ILC（BS命令なら＋１，Ｂ命令なら＋２）分加
算した値を出力し、分岐条件不成立時は次の命令
を分岐せずに行うのでスキツプ命令の命令語長１
を出力する。スキツプ命令の次の命令開始の
DOPB時には語長計算回路８はこのようにして作
成した命令語長を出力する。

次にDOBP後、各命令に対応したマイクロ命令
群を実行するが、分岐命令以外の命令を実行する
場合には、各命令語長に従いマイクロ命令は命令
読み出しのIF指示示を行い、１語長（２バイト
長）又は２語長（４バイト長）の時はIF指示を
１回，３語長（６バイト長）又は４語長（８バイ
ト長）の時は２回行なう。これにより必ずIBR２
には２語先の命令が入つている。スキツプ命令以
外の分岐命令の場合、条件成立時には、分岐アド
レス生成後、IF指示を２回行つて前記命令開始
動作と同じマイクロ指定を行ない分岐先命令を改
めて読出し実行する。この場合の命令先き読み方
法として、次の命令以降を読み出すか、分岐先ア
ドレス以降を読み出すかは予測により行なうこと
になる。次の命令以降を先取りしておく場合に
は、分岐条件が不成立時IBR２内に既に読み出さ
れているのでIF時間を表に出さずに続行できる
ので有利であるが、分岐条件が成立するケースの
方が多い場合は先行制御の流れを乱す頻度が高く
なり不利である。一般に、多くのプログラムの条
件付き命令の条件成立、不成立の確率を実測した
結果、成立の頻度の方が高く分岐予測として分岐
先アドレス以降の命令を先読みする方式が採用さ
れている。

一方、本発明で提案しているスキツプ命令の場
合より具体的にいうなら第１図のＡがスキツプ命
令の場合には、従来では第４図ａに示す通り、条
件成立時には分岐先アドレス生成後（PC＋１→
PC，IAR）、分岐先命令ＣがIBR２に格納されて
いても新たにMM１より読出す事により始めてい
た。

本発明においては、先読出しにより分岐先命令
ＣがIBR２に格納されている事実があるため、IF
指示を１回のみ行ない、命令先読みのＥ，Ｆを
IBR２に格納する。またDOPB時に語長計算回路
８により次の命令語長＋１を行つてPCを更新し
ており、命令読出しスキツプを削減している。こ
の場合の動作フローを第４図ｂに示している。

第５図は、分岐命令の分岐先と現在位置との相
対位置が12バイト以内である命令を高速化するの
に適した命令バツフア部のブロツク図である。本
図では第１図と同様の命令語長と主記憶装置の命
令読出しを行なうものとし、相違点は、命令バツ
フアレジスタの命令格納数、命令格納ポインタ
STR５、現在命令／後続命令位置ポインタSIRP
７／IRP６である。また、命令有効フラグFLG２
ａ、サブ命令アドレスレジスタSIAR１１、比較
器COM１，１３，COM２，１４，AND回路１
７，１８，OR回路１９が追加されている。本図
により本発明の開示する分岐命令の動作を説明を
する。

命令開始時には、マイクロ命令により命令開始
番地をプログラムカウンタ（PC）１２にセツト
すると同時にIAR１０にもセツトして主記憶装置
１より命令を読出す。また、SIAR１１にもIAR
１０の下位３ビツトを除いた値を同時にセツトす
る。読出された命令はSTP５が示す値のIBR２
に格納される。STP５はIAR１０の下位３ビツ
トのうち最下位ビツトを除いた２ビツトとなつて
いる。又命令がIBR２に格納された時、命令有効
フラグ（FLG0〜７）の下位ビツトのうち格納さ
れ位置に対応するる２語（４バイト）分の２つ
が、有効“01”表示となる。命令有効フラグは２
ビツトより構成され、次に命令を読み出すための
IAR１０の再セツト時に、STPも更新されこの
ポインタで示されるFLG２ａが同時にクリアさ
れる。２ビツトのうち下位ビツトは、DOPB時に
SIRP７が示す位置からIRP６が示す位置までク
リアされ、前記の様にIBR２に命令が格納された
時、“１”となる。上位ビツトはIAR１０が命令
読出し終了時に更新される時下位３ビツト目から
キヤリが出て以降、命令読出し終了時に、“１”
となり、DOPB時にPCが命令語長分加算される
時に下位３ビツト目からキヤリが出る場合に全て
のFLG２ａの上位ビツトはクリアされる。

マイクロ命令は命令先読出しをする為、３回
IFを指定し、命令をIBR２に格納する。第５図の
例では、Ａ〜ＦがIBR２に格納され、FLG0〜５
は“01”となり残りは“00”となつている。命令
の解読はPCの下位３ビツトが示す値に等しい
IRP６が示す位置よりIBR２の内容を命令セレク
タ３より本例ではＡを選択し、オペレーシヨンコ
ード部をデコードして行なう。DOPB時にはスキ
ツプ命令の場合と同様に命令語長をデコードして
求めてPCに加算するとともに、IRP６の内容が
SIRP７にセツトされる。DOPB後分岐命令以外
の命令を実行する場合には前記と同様のマイクロ
指定を行ない命令処理を続行していく。

分岐命令の場合例えばＡが分岐命令の場合、分
岐先アドレスを計算する為演算器により（XR）
＋(B)＋Ｄを行なうが、分岐条件が成立する時PC
にセツトし、不成立の場合にはPCにはセツトし
ない。又不成立の場合には次の命令GHの先読出
しを行なうIF指示と、DOPB指示を行なう。条
件成立時には分岐先アドレスをPCにセツトする
が、PCの下位３ビツトを除いた値12aと、IAR１
０の下位３ビツトを除いた値10aとを比較し、両
者が等しいと“１”を出力する比較器１３と、前
記の値12aとSIAR１１の値とを比較し、両者が
等しいと“１”を出力する比較器１４（比較器１
３と比較器１４の役割は後述する）、及び命令有
効フラグレジスタ１５の値により、分岐先アドレ
スの命令が、IBR２に格納されているかを判定す
る。ここで、SIAR１１は、IAR１０の下位３ビ
ツト目からキヤリが出る時、IAR１０の前の下位
３ビツトを除いた値をセツトするレジスタであ
る。又命令有効フラグレジスタ１５は分岐先アド
レスをセツトされたPCの下位３ビツトの値とな
つたIRP６が示すIBR２内の位置にある命令有効
フラグFLC２ａを命令セレクタ３により選択さ
れた値となつている。命令有効フラグの上位ビツ
トが“０”で比較器１３の出力と命令有効フラグ
の下位ビツトが供に“１”の時、AND回路１７
が“１”でOR回路１９が“１”となり、又命令
有効フラグの上位ビツトが“１”で比較器１４の
出力と命令有効フラグの下位ビツトが共に“１”
の時、AND回路１８が“１”でOR回路１９が
“１”となる。OR回路１９が“１”の時は、分
岐先命令がIBR２に格納されている事を示し、マ
イクロ命令のテスト条件命令格納済が成立する事
を意味する。第５図の例で分岐先の命令がＥの場
合、比較器１３の出力が“１”で命令有効フラグ
が“01”となり分岐先命令がIBR２に格納されて
いる事を示す。また比較器１４が働く例は、命令
読出しが繰り返され、IAR１０の下位３ビツト目
からキヤリが出て命令格納位置を示すSTP５が
“11”から“00”となり、FLG０，１が“11”と
なつた時、IBR２のＥの格納位置の命令が分岐命
令でその分岐先の命令が以前Ａの格納位置にあつ
た命令Ｉである場合、比較器１３の出力は“０”
であるが、比較器１４の出力は“１”となり、か
つFLG０は“11”であるため、AND回路１８が
“１”となり、OR回路１９は“１”となり、分
岐命令はIBR２内に格納されていることを示す。
第６図に示す様に分岐先命令が格納済の場合は、
マイクロ命令はIF指示を２回行ない、IAR１０
の値に従つて次の命令読み出しを行なう。格納済
でないと判定した場合は、このテスト条件の最後
で分岐先アドレスを示すPC１２をIAR１０に再
セツトし、分岐先命令を主記憶装置１より読出
す。これにより分岐先命令が命令バツフアレジス
タIBR２に格納されている場合には、分岐先命令
を読出すステツプを削減できる。

以上、第５図，第６図では分岐先が現在処理中
の命令アドレスPCとの距離が短く、IBR２内に
命令先読みされている可能性のあるケースとし
て、本発明の一般的な処理方式の具体例として説
明してきたものである。

しかし、以上の説明から容易に理解されること
であるが、スキツプ命令と無条件分岐命令の対で
条件付き分岐命令を実現するときには第５図の回
路ははるかに簡潔化しうる。即ち、スキツプ命令
の次の命令と、次の次の命令はIBR２に先読みさ
れている可能性は極めて高く、しかもそれに対応
するFLGの判定もCOM１，１３やCOM２，１４
のような比較回路は不要である。このような命令
対で条件付き分岐を行うと、命令先読みは条件成
立、不成立にかかわらず先行制御の大きな乱れは
生ずることなく、わずかの回路追加で大巾な性能
向上を計れることを示している。

〔発明の効果〕

本発明によれば、条件付分岐命令の分岐先命令
が命令バツフアレジスタに格納されている場合の
条件成立時には、分岐先命令を主記憶装置より再
読出しせず、命令バツフアレジスタ内の命令を用
いるので、先読出しの為の命令フエツチ回数を減
らす事ができ、分岐命令を高速に実行できる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す命令バツフア
部ブロツク図、第２図は、分岐命令形式の例を示
す図、第３図は本発明の一実施例における語長計
算回路ブロツク図、第４図ａは従来技術における
動作フロー、第４図ｂは本発明の一実施例におけ
る動作フロー、第５図は本発明の他の実施例を示
す命令バツフア部のブロツク図、第６図は本発明
の他の実施例における動作フローである。 １…主記憶装置、２…命令バツフアレジスタ、
３…命令セレクタ、４…命令レジスタ、５…命令
格納ポインタ、６…後続命令位置ポインタ、７…
現在命令位置ポインタ、８…語長計算回路、９…
命令デコーダ、１０…命令アドレスレジスタ、１
１…サブ命令アドレスレジスタ、１２…プログラ
ムカウンタ、１３，１４…比較器、１５…命令有
効フラグレジスタ、１６…NOT回路、１７，１
８…AND回路、１９…OR回路。

Claims (1)

【特許請求の範囲】
1. １ 条件付き分岐を行うため、条件の成立、不成
   立に従い次の命令を続行するか、次の命令をスキ
   ツプし、その次の命令から続行するかを指示する
   命令語を有し、上記命令語をスキツプ命令とし、
   該スキツプ命令はスキツプ命令であることを示す
   命命令コード部と、分岐条件を示す分岐条件部と
   からなり、該スキツプ命令の次の命令として読出
   されるように無条件分岐命令をメモリ上に配置
   し、上記無条件分岐命令は無条件分岐命令である
   ことを示す命令コード部と、分岐先のメモリアド
   レスを示す分岐先アドレス部とからなり、先行制
   御用の複数個の命令バツフアレジスタと、該命令
   バツフアレジスタに格納された複数個の命令のう
   ち、次に処理すべき命令が格納されている上記命
   令バツフアレジスタの先頭番地を指定するポイン
   タ・レジスタと、分岐条件が成立した時、上記ポ
   インタ・レジスタのみを命令語長分更新させた
   後、上記命令バツフアレジスタのポインタ・レジ
   スタが指定する位置に分岐先の命令が格納されて
   いるかを検出する制御手段を設け、上記スキツプ
   命令の実行で条件分岐成立時は上記ポインタ・レ
   ジスタの更新と上記命令バツフアレジスタ内に分
   岐先の命令が格納されていることを検出すること
   で上記スキツプ命令の次の次に配置された命令を
   実行して命令処理を続行し、条件分岐不成立時は
   スキツプ命令の次に配置された無条件分岐命令を
   実行して無条件分岐して命令処理を続行すること
   を特徴とする情報処理装置。