JPH03135110A - Ｅｃｌ‐ｔｔｌ信号レベル変換器 - Google Patents

Ｅｃｌ‐ｔｔｌ信号レベル変換器

Info

Publication number
JPH03135110A
JPH03135110A JP2266146A JP26614690A JPH03135110A JP H03135110 A JPH03135110 A JP H03135110A JP 2266146 A JP2266146 A JP 2266146A JP 26614690 A JP26614690 A JP 26614690A JP H03135110 A JPH03135110 A JP H03135110A
Authority
JP
Japan
Prior art keywords
transistor
collector
resistor
transistor pair
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2266146A
Other languages
English (en)
Inventor
Claude Barre
クラウデ、バレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH03135110A publication Critical patent/JPH03135110A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01806—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はＥＣＬ−ＴＴＬ信号レベル変換器に関するも
のである。
〔従来の技術〕
ＥＣＬ−ＴＴＬ信号レベル変換器は、ＥＣＬ回路網から
発せられたＥＣＬ回路網に特性的な信号スパンを有する
信号を、ＴＴＬ回路網を制御するための他の典型的な信
号スパンを有する信号に変換する課題を有する。しかし
この際になお重要なことは、基準電位に対してＥＣＬ回
路網では一般に負の供給電位が必要であり、ＴＴＬ回路
網に対しては正の供給電位が必要であることである。こ
のようなＥＣＬ−ＴＴＬ変換器はたとえばドイツ連邦共
和国特許第３２４３７０６号明細書から公知である。
相異なる信号レベルとならんでＥＣＬ信号およびＴＴＬ
信号はしばしば互いに異なる時間的構造を有する。従っ
て、信号を互いに整合させるため、ＥＣＬ−ＴＴＬ信号
レベル変換器に対して通常追加的にＥＣＬ技術によるメ
モリ要素が前置され、かつ（または）ＴＴＬ技術による
メモリ要素が後置される。
（発明が解決しようとする課題〕 本発明の課題は、メモリ＃！能を有するＥＣＬＴＴＬ信
号レベル変換器を提供することである。
〔課題を解決するための手段〕
この課題を解決するため、本発明においては、ＥＣＬ信
号により制御される第１のトランジスタ対を有し、その
コレクタにそれぞれコレクタ抵抗を介して第１の供給電
位が、またその結合されたエミッタに共通の電流源を介
して第２の供給電位が接続されており、また第１のトラ
ンジスタ対のコレクタに接続されているＴＴＬ信号を出
力するためのプッシュプル出力段を有するＥＣＬ−ＴＴ
Ｌ信号レベル変換器において、 第１のトランジスタ対とコレクタ抵抗との間に接続され
ている第２のトランジスタ対が設けられており、その結
合されたベースに基準電位が与えられており、そのコレ
クタがそれぞれコレクタ抵抗の１つと、またそのエミッ
タがそれぞれ第１のトランジスタ対のコレクタの１つと
接続されており、 エミッタ結合された第３のトランジスタ対が設けられて
おり、一方のトランジスタのベースおよび他方のトラ・
ンジスタのコレクタが第１のトランジスタ対の一方のト
ランジスタのコレクタと接続されており、また一方のト
ランジスタのコレクタおよび他方のトランジスタのベー
スが第１のトランジスタ対の他方のトランジスタのコレ
クタと接続されており、 第１のトランジスタ対と電流源との間に接続されており
制御信号により制御される第４のトランジスタ対が設け
られており、その結合されたエミッタが電流源と接続さ
れており、また一方のトランジスタのコレクタが第１の
トランジスタ対の結合されたエミッタに、また他方のト
ランジスタのコレクタが第３のトランジスタ対の結合さ
れたエミッタに接続されるものである０本発明の他の構
成は請求項２以下にあげられている。
〔実施例〕
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
実施例として示されているＥＣＬ−ＴＴＬ信号レベル変
換器は、ドイツ連邦共和国特許第３２４３７０６号明細
書による公知の変換器のように、ＥＣＬ信号Ｅ、Ｅによ
り制御されるトランジスタＴ１およびトランジスタＴ２
を有する第１のトランジスタ対を含んでおり、そのコレ
クタにそれぞれコレクタ抵抗Ｒ１，Ｒ２を介して正の供
給電位ｖＣＣが、またその結合されたエミッタに共通の
定電流源Ｔ５、Ｒ３を介して負の供給電位ＶＥＲが与え
られている。ＴＴＬ信号Ａを出力するため同じくトラン
ジスタＴ３、トランジスタＴ４および抵抗Ｒ１３を有す
るプッシュプル出力段が設けられている。トランジスタ
Ｔ３のコレクタは抵抗Ｒ１３を介して正の供給電位■Ｃ
Ｃと、またトランジスタＴ４のエミッタは基準電位ＧＮ
Ｄと接続されている。トランジスタＴ３のエミッタおよ
びトランジスタＴ４のコレクタは互いに接続されており
、またＴＴＬ信号Ａを導＜、トランジスタＴ３のベース
はトランジスタＴ１のコレクタ枝路と、またトランジス
タＴ４のベースはトランジスタＴ２のコレクタ枝路と接
続されている。
さらに、トランジスタＴ１、Ｔ２を有する第１のトラン
ジスタ対とコレクタ抵抗Ｒ１、Ｒ２との間に接続されて
いるトランジスタＴ１５およびＴ１６を有する第２のト
ランジスタ対を有する。トランジスタＴ１５およびＴ１
６のコレクタはそれぞれコレクタ抵抗Ｒ１およびＲ２の
１つと接続されており、またそのエミッタはトランジス
タＴ１およびＴ２の１つのコレクタと接続されている。
トランジスタＴ１５およびＴ１６の結合されたベースは
基準電位ＧＮＤと接続されている。さらにトランジスタ
Ｔ１１およびトランジスタＴ１２を存するエミッタ結合
された第３のトランジスタ対か設けられており、トラン
ジスタＴ１１のベースおよびトランジスタＴ１２のコレ
クタはトランジスタＴ２のコレクタに、またトランジス
タＴ１１のコレクタおよびトランジスタＴ１２のベース
はトランジスタＴ１のコレクタに接続されている。
最後に実施例は本発明により、第１のトランジスタ対と
電流源との間に接続されており制御信号Ｃ１Ｃにより制
御されるトランジスタＴ１３およびトランジスタＴ１４
を有する第４のトランジスタ対を有し、その結合された
エミッタは電流源と接続されており、またそれぞれトラ
ンジスタＴ１３およびＴ１４の１つのコレクタはトラン
ジスタＴ１およびＴ２の結合されたエミッタまたはトラ
ンジスタＴＩ２およびＴ１３の結合されたエミッタと接
続されている。
本発明の実施例ではトランジスタＴ１５、Ｔ１６を有す
る第２のトランジスタ対のエミッタの前にエミッタ抵抗
Ｒ１１およびＲ１２が接続されている。それによりトラ
ンジスタＴ１、Ｔ２を存する第１のトランジスタ対また
はトランジスタＴ１１、Ｔ１２を有する第３のトランジ
スタ対の動作点の安定化が達成される。
本発明の実施例では電流源として第１のトランジスタＴ
５が設けられており、そのコレクタはトランジスタＴ１
３およびＴ１４を有する第４のトランジスタ対の結合さ
れたエミッタと接続されており、そのエミッタおよびベ
ースに第１、第２の抵抗Ｒ３、Ｒ４を介して第２の供給
電位ＶＥＥが与えられており、またそのベースは、コレ
クタ側に基準電位ＧＮＤを与えられている第２のトラン
ジスタＴ６のエミッタと接続されている。第２のトラン
ジスタＴ６のベースにはさらに第３の抵抗Ｒ７を介して
第１の供給電位■ＣＣが与えられており、また一方では
２つのダイオードＤ１、Ｄ２および第４の抵抗Ｒ６を直
列に介して、また他方では第３のトランジスタＴ７のコ
レクタ−エミッタ間パスおよび第５の抵抗Ｒ８を直列に
介して第２の供給電位ＶＥＲが与えられている。第３の
トランジスタＴ７のベースには３つのダイオードＤ３、
Ｄ４、Ｄ５および第６の抵抗Ｒ９から成る直列回路を介
して基準電位ＧＮＤが、また２つのダイオードＤ６、Ｄ
７および第７の抵抗Ｒ１０から成る直列回路を介して第
２の供給電位ＶＥＥが与えられている。その際に抵抗値
は、第３の抵抗Ｒ７と第７の抵抗Ｒ１０との積が第５の
抵抗Ｒ８と第６および第７の抵抗Ｒ９、Ｒ１０の和との
積に等しいように選定されている。その際に利点は、ト
ランジスタＴ１、Ｔ２を有する第１のトランジスタ対に
供給される電流が温度および供給電圧の変動に無関係に
なることである。
本発明による信号レベル変換器の作用の仕方は、トラン
ジスタＴ１３が導通しトランジスタＴ１４が遮断してい
る状！（以下では透過作動と呼ぶ）では、従来のＥＣＬ
−ＴＴＬ信号レベル変換器と同様の振舞をする。それと
逆の場合、すなわちトランジスタＴ１３が遮断されトラ
ンジスタＴ１４が導通している状ＪＩ！（以下ではメモ
リ作動と呼ぶ）では、切換時点でトランジスタＴＩおよ
びＴ２のコレクタに生ずる信号が相互にロックされたト
ランジスタＴ１１およびＴ１２により維持される。
透過作動からメモリ作動への切換およびその逆の切換は
互いに相補性の制御信号Ｃ，Ｃにより行われる。すなわ
ち、作動モードに応じてトランジスタＴＩおよびＴ２を
存する第１のトランジスタ対もしくはトランジスタＴ１
１およびＴ１２を有する第３のトランジスタ対が定電流
源と接続される。
このことから、従来の技術とくらべて、一方では本発明
による信号レベル変換器の電流受入れが再作動モードに
対して等しく、すなわち付加されたメモリ機能により上
昇せず、また他方では伝播時間が付加されたメモリ機能
にもかかわらず増大しないという利点が生ずる。最後に
、トランジスタＴ１５およびＴ１６によりトランジスタ
Ｔｌ５Ｔ２、Ｔ１１およびＴ１２のコレクタ電位が基準
電位ＧＮＤの値をいかなる場合にも上回らないことが達
成される。最後になお言及すべきこととして、制御信号
Ｃ，Ｃとして、またはＥＣＬ入力信号Ｅ、Ｅとして、対
称な信号が使用され得るだけでなく、相補性の信号Ｅ、
Ｃの代わりにそれぞれ固定の参照電位が与えられること
によって非対称な信号も使用され得る。
（発明の効果〕 本発明によれば、従来のものにくらべて、集積の際の回
路技術的費用がわずかであり、従ってまた占有面積がわ
ずかであり、電力消費がわずかであり、また伝播時間が
短いという利点が得られる。
【図面の簡単な説明】
図面は本発明の１つの実施例の回路図である。 Ａ・・・ＴＴＬ信号 Ｃ，Ｃ・・・制御圧信号 Ｅ、Ｅ・・・ＥＣＬ信号 ＧＮＤ・・・基準電位 ＶＥＥ・・・第２の供給電位 ＶＣＣ・・・第１の供給電位

Claims (1)

  1. 【特許請求の範囲】 １）ＥＣＬ信号（Ｅ、＠Ｅ＠）により制御される第１の
    トランジスタ対（Ｔ１、Ｔ２）を有し、そのコレクタに
    それぞれコレクタ抵抗（Ｒ１、Ｒ２）を介して第１の供
    給電位（ＶＣＣ）が、またその結合されたエミッタに共
    通の電流源（Ｔ５、Ｒ３）を介して第２の供給電位（Ｖ
    ＥＥ）が接続されており、また第１のトランジスタ対（
    Ｔ１、Ｔ２）のコレクタに接続されているＴＴＬ信号を
    出力するためのプッシュプル出力段（Ｔ３、Ｔ４、Ｒ１
    ３）を有するＥＣＬ−ＴＴＬ信号レベル変換器において
    、第１のトランジスタ対（Ｔ１、Ｔ２）とコレクタ抵抗
    （Ｒ１、Ｒ２）との間に接続されている第２のトランジ
    スタ対（Ｔ１５、Ｔ１６）が設けられており、その結合
    されたベースに基準電位（ＧＮＤ）が与えられており、
    そのコレクタがそれぞれコレクタ抵抗（Ｒ１、Ｒ２）の
    １つと、またそのエミッタがそれぞれ第１のトランジス
    タ対（Ｔ１、Ｔ２）のコレクタの１つと接続されており
    、 エミッタ結合された第３のトランジスタ対（Ｔ１１、Ｔ
    １２）が設けられており、一方のトランジスタ（Ｔ１１
    ）のベースおよび他方のトランジスタ（Ｔ１２）のコレ
    クタが第１のトランジスタ対（Ｔ１、Ｔ２）の一方のト
    ランジスタ（Ｔ２）のコレクタと接続されており、また
    一方のトランジスタ（Ｔ１１）のコレクタおよび他方の
    トランジスタ（Ｔ１２）のベースが第１のトランジスタ
    対（Ｔ１、Ｔ２）の他方のトランジスタ（Ｔ１）のコレ
    クタと接続されており、 第１のトランジスタ対（Ｔ１、Ｔ２）と電流源（Ｔ５、
    Ｒ３）との間に接続されており制御信号（Ｃ、＠Ｃ＠）
    により制御される第４のトランジスタ対（Ｔ１３、Ｔ１
    ４）が設けられており、その結合されたエミッタが電流
    源（Ｔ５、Ｒ３）と接続されており、また一方のトラン
    ジスタ（Ｔ１３）のコレクタが第１のトランジスタ対（
    Ｔ１、Ｔ２）の結合されたエミッタに、また他方のトラ
    ンジスタ（Ｔ１４）のコレクタが第３のトランジスタ対
    （Ｔ１１、Ｔ１２）の結合されたエミッタに接続されて
    いることを特徴とするＥＣＬ−ＴＴＬ信号レベル変換器
    。 ２）第２のトランジスタ対（Ｔ１５、Ｔ１６）のエミッ
    タに直列にエミッタ抵抗（Ｒ１１、Ｒ１２）が接続され
    ていることを特徴とする請求項１記載のＥＣＬ−ＴＴＬ
    信号レベル変換器。 ３）電流源として第１のトランジスタ（Ｔ５）が設けら
    れており、そのコレクタが第４のトランジスタ対（Ｔ１
    ３、Ｔ１４）の結合されたエミッタと接続されており、
    そのエミッタおよびベースに第１、第２の抵抗（Ｒ３、
    Ｒ４）を介して第２の供給電位（ＶＥＥ）が接続されて
    おり、またそのベースが、コレクタ側で基準電位（ＧＮ
    Ｄ）と接続されている第２のトランジスタ（Ｔ６）のエ
    ミッタと接続されており、 第２のトランジスタ（Ｔ６）のベースに第３の抵抗（Ｒ
    ７）を介して第１の供給電位（ＶＣＣ）が接続されてお
    り、また一方では２つのダイオード（Ｄ１、Ｄ２）およ
    び第４の抵抗（Ｒ６）を直列に介して、他方では第３の
    トランジスタ（Ｔ７）のコレクタ−エミッタ間パスおよ
    び第５の抵抗（Ｒ８）を直列に介して第２の供給電位（
    ＶＥＥ）が接続されており、 第３のトランジスタ（Ｔ７）のベースにｙダイオード（
    Ｄ３、Ｄ４、Ｄ５）および第６の抵抗（Ｒ９）から成る
    直列回路を介して基準電位（ＧＮＤ）が、またｚダイオ
    ード（Ｄ６、Ｄ７）および第７の抵抗（Ｒ１０）から成
    る直列回路を介して第２の供給電位（ＶＥＥ）が与えら
    れており、 第３の抵抗（Ｒ７）と第７の抵抗（Ｒ１０）との積が第
    ５の抵抗（Ｒ８）と第６および第７の抵抗（Ｒ９、Ｒ１
    ０）の和との積に等しいことを特徴とする請求項１また
    は２記載のＥＣＬ−ＴＴＬ信号レベル変換器。 ４）第６の抵抗（Ｒ９）と直列にｙ＝３のダイオード（
    Ｄ３、Ｄ４、Ｄ５）が、また第７の抵抗（Ｒ１０）と直
    列にｚ＝２のダイオード（Ｄ６、Ｄ７）が配置されてい
    ることを特徴とする請求項１ないし３の１つに記載のＥ
    ＣＬ−ＴＴＬ信号レベル変換器。
JP2266146A 1989-10-06 1990-10-03 Ｅｃｌ‐ｔｔｌ信号レベル変換器 Pending JPH03135110A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89118610A EP0421016A1 (de) 1989-10-06 1989-10-06 ECL-TTL-Signalpegelwandler
EP89118610.8 1989-10-06

Publications (1)

Publication Number Publication Date
JPH03135110A true JPH03135110A (ja) 1991-06-10

Family

ID=8201987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2266146A Pending JPH03135110A (ja) 1989-10-06 1990-10-03 Ｅｃｌ‐ｔｔｌ信号レベル変換器

Country Status (4)

Country Link
US (1) US5068550A (ja)
EP (1) EP0421016A1 (ja)
JP (1) JPH03135110A (ja)
IE (1) IE903582A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123356C2 (de) * 1991-07-15 1994-05-11 Telefunken Microelectron Halbleiteranordnung für einen Pegelschieber in I·2·L-Technologie
US5251054A (en) * 1991-10-24 1993-10-05 General Motors Corporation LAN electro-optical interface
US5428305A (en) * 1992-04-29 1995-06-27 Hughes Aircraft Company Differential logic level translator circuit with dual output logic levels selectable by power connector options
US5289057A (en) * 1993-01-04 1994-02-22 Rohm Co., Ltd. Level shift circuit
US5374859A (en) * 1993-04-30 1994-12-20 Intel Corporation Low power dual power supply high resolution comparator
DE19605248C1 (de) * 1996-02-13 1997-07-31 Siemens Ag Treiberschaltung
DE19740108A1 (de) * 1997-09-12 1999-03-18 Alsthom Cge Alcatel Schaltungsanordnung für eine digitale Schaltung in differentieller Logik
US6597303B2 (en) * 2001-08-16 2003-07-22 Hrl Laboratories, Llc Comparator with very fast regeneration time constant

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366397A (en) * 1979-06-29 1982-12-28 Hitachi, Ltd. Level conversion circuit
JPS5884445A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 大規模集積回路
EP0099956B1 (fr) * 1982-07-28 1987-10-21 International Business Machines Corporation Récepteur de signaux et son utilisation dans un circuit de réception indiquant l'état de l'équipement connecté
DE3243706C1 (de) * 1982-11-25 1984-03-22 Siemens AG, 1000 Berlin und 8000 München ECL-TTL-Signalpegelwandler
US4607172A (en) * 1984-02-13 1986-08-19 National Semiconductor Corporation Bipolar strobed transistor latch for a high gain comparator
US4684831A (en) * 1984-08-21 1987-08-04 Applied Micro Circuits Corporation Level shift circuit for interfacing between two different voltage levels using a current mirror circuit
US4644194A (en) * 1985-06-24 1987-02-17 Motorola, Inc. ECL to TTL voltage level translator
US4939393A (en) * 1989-10-02 1990-07-03 Motorola Inc. ECL to TTL/CMOS translator using a single power supply

Also Published As

Publication number Publication date
US5068550A (en) 1991-11-26
EP0421016A1 (de) 1991-04-10
IE903582A1 (en) 1991-04-10

Similar Documents

Publication Publication Date Title
US5220212A (en) Single level bipolar ECL flip flop
JPS60500987A (ja) Ａｎｄ／ｎａｎｄ機能を備えたｔｔｌ−ｅｃｌ入力変換回路
JPH03135110A (ja) Ｅｃｌ‐ｔｔｌ信号レベル変換器
US5359241A (en) ECL circuit
JP2008544714A (ja) 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ
US5498980A (en) Ternary/binary converter circuit
JPH0752835B2 (ja) 多重位相分割器ｔｔｌ出力回路
JPH10163855A (ja) レベル変換回路
JP2858270B2 (ja) Ｅｃｌ／ｃｍｌ擬似レール回路、カットオフドライバ回路及びラッチ回路
US4727265A (en) Semiconductor circuit having a current switch circuit which imparts a latch function to an input buffer for generating high amplitude signals
US5434521A (en) Integrated comparator circuit
JPH03192921A (ja) スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路
US5767702A (en) Switched pull down emitter coupled logic circuits
JP2760017B2 (ja) 論理回路
US5572152A (en) Logic circuit with the function of controlling discharge current on pull-down and emitter coupled logic circuit
JPH0482319A (ja) 論理回路
US4007384A (en) Noninverting current-mode logic gate
JPS6331214A (ja) 可変遅延回路
US5258661A (en) High noise tolerance receiver
JP2944253B2 (ja) 論理信号伝達回路
US5498982A (en) High speed comparator with a precise sampling instant
JP2538240Y2 (ja) ロジック回路を具えるアナログ・スイッチ回路
JP3039174B2 (ja) スイッチ回路
JP3003594B2 (ja) スリーステート型ｅｃｌ回路
JPS6080318A (ja) ドライバ回路